En DFT problem i Mbist ----- Lav fejl dækning i Mbist!

B

bendrift

Guest
i mit design, jeg indhyllingsafstand alle ram med mbist.
når jeg har indsat DFT og køre atpg, jeg finde mbist mindske fejl dækning af designet.
her, jeg indsæt rapport fra Tetramax og mbist kode for drøfte

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" /># fejl testcov instans navn (type)
------- ------- -----------------------
51340 74,40% / vitcore / acs_datapath / acsram_fsm (vit_acsram_fsm_test_1)
10356 100,00% / vitcore / acs_datapath / acsram_fsm / btfram_ctl (vit_btfram_ctl_test_1)
10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_2 (vit_acsram_0_test_1)
5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM (dpreg16x80_0_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_0_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM (dpreg16x80_1_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_1_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/dpreg16x80_inner (dpreg16x80_inner)
10236 67,94% / vitcore/acs_datapath/acsram_fsm/ram_4 (vit_acsram_1_test_1)
5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM (dpreg16x80_2_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_2_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM (dpreg16x80_3_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_3_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/dpreg16x80_inner (dpreg16x80_inner)
10240 67,97% / vitcore/acs_datapath/acsram_fsm/ram_3 (vit_acsram_2_test_1)
5114 67,94% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM (dpreg16x80_4_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_4_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM (dpreg16x80_5_test_1)
2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_5_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/dpreg16x80_inner (dpreg16x80_inner)
10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_1 (vit_acsram_3_test_1)
5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM (dpreg16x80_6_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_6_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/dpreg16x80_inner (dpreg16x80_inner)
5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM (dpreg16x80_7_test_1)
2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_7_test_1)
348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/dpreg16x80_inner (dpreg16x80_inner)

[

 
Der er mange mbist algoritmer,
der hver dækker forskellige fejl.Du kan prøve at gennemføre mere algoritmer i din mmemory wrapper.

Såsom marts 14N og checkboard osv. Selvfølgelig har du også til at overveje
omkostninger og ressourcer til at gennemføre dem.

 
Jeg har lige betyde, at Mbist indhyllingsafstand fald hele design stak på fejl dækning ikke hukommelsen test.
for Mbist indhyllingsafstand har sammenligne logik, og sammenligne logik var afgrænset på "111111" eller'000000 ", så efter indsætte DFT, atpg kan ikke afsløret stuct på fejl af sammenligne logik. Hvordan kan jeg gøre nu?

 
Hej, måske skal du bruge bypass signal bypass din ram mikro i atpg test

tilstand.

bendrift wrote:

i mit design, jeg indhyllingsafstand alle ram med mbist.

når jeg har indsat DFT og køre atpg, jeg finde mbist mindske fejl dækning af designet.

her, jeg indsæt rapport fra Tetramax og mbist kode for drøfte
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

# fejl testcov instans navn (type)

------- ------- -----------------------

51340 74,40% / vitcore / acs_datapath / acsram_fsm (vit_acsram_fsm_test_1)

10356 100,00% / vitcore / acs_datapath / acsram_fsm / btfram_ctl (vit_btfram_ctl_test_1)

10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_2 (vit_acsram_0_test_1)

5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM (dpreg16x80_0_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_0_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM (dpreg16x80_1_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_1_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_2/URAM/dpreg16x80_inner (dpreg16x80_inner)

10236 67,94% / vitcore/acs_datapath/acsram_fsm/ram_4 (vit_acsram_1_test_1)

5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM (dpreg16x80_2_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_2_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM (dpreg16x80_3_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_3_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_4/URAM/dpreg16x80_inner (dpreg16x80_inner)

10240 67,97% / vitcore/acs_datapath/acsram_fsm/ram_3 (vit_acsram_2_test_1)

5114 67,94% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM (dpreg16x80_4_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_4_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5106 67,87% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM (dpreg16x80_5_test_1)

2966 71,69% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_5_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_3/URAM/dpreg16x80_inner (dpreg16x80_inner)

10240 67,96% / vitcore/acs_datapath/acsram_fsm/ram_1 (vit_acsram_3_test_1)

5110 67,89% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM (dpreg16x80_6_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_6_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/LRAM/dpreg16x80_inner (dpreg16x80_inner)

5110 67,90% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM (dpreg16x80_7_test_1)

2970 71,73% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/U_bt_sram (bt_reg_WE_WIDTH1_ADDR_WIDTH4_DATA_WIDTH80_7_test_1)

348 0,00% / vitcore/acs_datapath/acsram_fsm/ram_1/URAM/dpreg16x80_inner (dpreg16x80_inner)[
 
Jeg har ved at videregive signalet før ram, men mbist binde nogle signal på "000000" eller "111111" for bist sammenligne det mindske fejl dækning!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top