F
fightforever
Guest
Hej,
Jeg er krævet for at designe en hurtig adgang 16KB statisk ram på 2GHz i 90nm proces TSMC, RAM kan pipelined, og mindst har 3 skrive havne og 2 læs havne.vil nogen fortælle mig, om det er muligt?og hvordan det skal gøres?Mange tak.
Jeg mener, at det er vanskeligt er frekvensen, så jeg tror, en plan for lavere frekvens: vælg en ram på 6 skrive havne og 4 læses havne (det dobbelte af kravet), der arbejder på 1 GHz, og tjene 2GHz adgang pipeliningly, en port til hver taktcyklus.ad denne vej, vi lavere frekvens kravet om denne 16KB ram, men den dobbelte portnummer.Stadig kan jeg ikke bekræfte, om det er muligt.Ivrige for din hjælp!
Jeg er krævet for at designe en hurtig adgang 16KB statisk ram på 2GHz i 90nm proces TSMC, RAM kan pipelined, og mindst har 3 skrive havne og 2 læs havne.vil nogen fortælle mig, om det er muligt?og hvordan det skal gøres?Mange tak.
Jeg mener, at det er vanskeligt er frekvensen, så jeg tror, en plan for lavere frekvens: vælg en ram på 6 skrive havne og 4 læses havne (det dobbelte af kravet), der arbejder på 1 GHz, og tjene 2GHz adgang pipeliningly, en port til hver taktcyklus.ad denne vej, vi lavere frekvens kravet om denne 16KB ram, men den dobbelte portnummer.Stadig kan jeg ikke bekræfte, om det er muligt.Ivrige for din hjælp!