Er håndtering af TCP / IP-stakken hurtigere, når du ved hjælp af en RTOS?

[cube007]

Hej,

Det ønskede program skal modtage en datastrøm fra en PC via Ethernet.

- Minimum overførselshastighed er 1 MByte / s
- FPGA baseret design
- Processor: Soft-Processor Níos II fra Altera
- Davicom DM9000 Fast Ethernet-controller (MAC / PHY)

I det øjeblik jeg m ved hjælp af en stand-alone TCP / IP-stakken (lwip fra Microtronix), men systemet er virkelig langsom (<200 kByte / s).Selvfølgelig findes der måder at fremskynde Ethernet-driver, for eksempel med DMA overførsler.Men hvad jeg vil gerne vide, er, hvis en RTOS ville resultere i en hurtigere håndtering af TCP / IP-stakken.Hvor er de fordele eller ulemper ved brug af en RTOS gerne (uCos II, ECOS,)?Tak på forhånd,
niosIIuser

 

[brmadhukar]

Hej,
Det RTOS forandring kan give dig et maksimum på op til 350kbps alene.Du skal relook ind i dit design, og også visse tidsmæssige aspekter af HW.
brmadhukar

 

[cube007]

Hej brmadhukar,

Tak for svaret.Fortæl mig, hvorfor jeg ville få 350 kbps.Jeg tror, at en RTOS ikke ville fremskynde et design på grund af overhead.Er der andre fordele eller ulemper ved brug af en RTOS?

Farvel,
cube007

 

[7rots51]

Jeg tror, at hvis du bruger wiznet w3100 chip, din hastighed stiger til over 1 MB,

se www.iinchip.com, de giver tcpip stakken i hardware, de også give IP-kerne, hvis du kan købe.

Den overead af CPU er meget lav i denne sag.
Hvad er jeres idé?

 

[cube007]

Hej 7rots51,

Det w3100 ville være et alternativ.Men chippen koster mere end DM9000 fra Davicom.IP-løsning ville sprænge budgettet

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Forvirret" border="0" />

.Der er nogle projekter om gennemførelse af TCP / IP i VHDL / Verilog, men disse design bruger en masse logik elementer i FPGA og det er for dyrt.
I går talte jeg med en fyr, der bruger lwip og DM9000 med en 8 bit AVR UC fra Atmel.Den bedste præstation, han fik var 255 kByte / s.Jeg tror, at Níos skal have strøm nok til at fremskynde overførslen.Først vil jeg forsøge at forbedre det faktiske design (DMA).Hvis dette virker ikke t hjælpe Wiznet løsning ville være næste.

Tak for dit bidrag,
cube007

 

[Ace-X]

Den PHY / MAC chip betyder ikke noget her, fordi DM9000 støtter også 100Base-interface, så kilden til dit problem ligger i dataudveksling tilgang med DM9000 chip.Du skal vide, at det støtter 8,16 eller 32 bits overførsel.Også, det har fuld duplex flow control.Jeg synes du skal kontrollere, at din Níos <-> DM9000 bruger det meste af data båndbredde med ren Ethernet-data (uden at TCP / IP).Efter at du vil vide, hvilken del af designet er ansvarlig for langsom datahastighed.

 

[7rots51]

Hi Cube007

Den W3100A er ikke det samme som DM9000, det er meget anderledes, læse disse og kontrollere webstedet omhyggeligt:
and contains

all necessary Internet protocols (TCP, IP, UDP, ICMP, ARP, DLC and MAC) for Internet connectivity.

W3100A er verdens første Ethernet baseret Hardwired TCP / IP-chip,
og indeholder

alle nødvendige Internet-protokoller (TCP, IP, UDP, ICMP, ARP, DLC og MAC) for internetforbindelsen., it provides high performance and ease the speed problem of Internet access was related to TCP/IP software and memory access.

Siden W3100A's TCP / IP protokol stakken er behandlet af Hardwired logik,

det giver høj ydeevne og brugervenlighed hastigheden problemet med adgang til Internettet var relateret til TCP / IP-software og hukommelse adgang.W3100A requires minimal sized ROM RAM, for MCU power and saves OS licensing fee.

Hertil kommer,

da OS ikke er obligatorisk

W3100A kræver minimal størrelse ROM RAM, for RTC magt og gemmer OS licensafgifter.

- TCP, UDP, IP, ICMP, ARP, MAC Hardwired logikker inkluderet
- Støtte 4 uafhængige kanaler samtidig- Op til 12Mbps datatransmission hastighed- MCU bus-interface og I2C serielt interface til MCU
- Standard MII interface til fysiske lag
- 16KBytes data buffer indlejrede
- 10/100 Base-T auto detection
- 3.3V interne drift, 5V tolerant I / Os

 

[cube007]

Ace-X skrev:

Den PHY / MAC chip betyder ikke noget her, fordi DM9000 støtter også 100Base-interface, så kilden til dit problem ligger i dataudveksling tilgang med DM9000 chip.
Du skal vide, at det støtter 8,16 eller 32 bits overførsel.
Også, det har fuld duplex flow control.
Jeg synes du skal kontrollere, at din Níos <-> DM9000 bruger det meste af data båndbredde med ren Ethernet-data (uden at TCP / IP).
Efter at du vil vide, hvilken del af designet er ansvarlig for langsom datahastighed.