M
mhytr
Guest
Vi ser ofte AHB eller APB i SOC-system ved hjælp af ARM CPU og andre bus sådan wishbone anvendes også i nogle 32-bit CPU-system.
Men i mit design tilfælde, en 8-bit CPU (ex.8051) er nok til at læse / skrive 8-bit-kontrol / status registre i co-processorer (måske 3 eller 4). Og jeg ønsker at gøre co - processorer adgang til data i RAM direkte, som skal processed.So Jeg forsøger at designe en bus til at forbinde CPU, de processorer, og en dommer er også needed.But jeg kan næsten ikke finde en 8-bit bus design i Det papers.So Jeg vil gerne vide, om mit design er realiserbare og resonable eller ej?Tak!
Som et alternativ kan jeg koblet alle kontrol / status registre og RAM til de 8-bit CPU og kort dem som uden RAM.But CPU'en vil overtage alle dataoverførsler, der tager længere tid end ved hjælp af en bus.
Men i mit design tilfælde, en 8-bit CPU (ex.8051) er nok til at læse / skrive 8-bit-kontrol / status registre i co-processorer (måske 3 eller 4). Og jeg ønsker at gøre co - processorer adgang til data i RAM direkte, som skal processed.So Jeg forsøger at designe en bus til at forbinde CPU, de processorer, og en dommer er også needed.But jeg kan næsten ikke finde en 8-bit bus design i Det papers.So Jeg vil gerne vide, om mit design er realiserbare og resonable eller ej?Tak!
Som et alternativ kan jeg koblet alle kontrol / status registre og RAM til de 8-bit CPU og kort dem som uden RAM.But CPU'en vil overtage alle dataoverførsler, der tager længere tid end ved hjælp af en bus.