Er verilog udvidelse af analog og blandet signal?

[FLEXcertifydll]

IEEE1076.1-1993 VHDL-MAS er VHDL forlængelse for analog og blandet signal.Havde verilog HDL blevet forlænget for analog App.?
Og hvordan de analoge ASIC designet af HDL?

 

[archman]

hvordan man trancelate hovedparten node i chinses, hvad er dens midler

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Overrasket" border="0" />