et spørgsmål om ESD beskyttelse i High Speed Circuit

[yfluo2004]

Hej,

Jeg er at designe et højhastigheds senderen med ovenstående 50Gb / s.I bygge output buffer og det er ok, men ESD beskyttelse betydeligt ødelægge outputdata hastighed på grund af dets store kapacitans.Den ESD beskyttelse fra støberi bibliotek.

Er der nogen har erfaring med ESD design i sådanne High Speed Circuit?
Eller har vi brug for ESD for sådanne højhastigheds output pad, hvis vi kun ønsker at teste uemballerede chip?

Thanks a lot!

YLuo

 

[ESDSolutions]

Hi yfluo2004

Måske kan jeg hjælpe dig.I de ekstreme tilfælde standarden ESD tilgang er typisk ikke den rigtige.De fleste biblioteker er udviklet til IO hastigheder under 0.5Gbps med ESD relaterede krydset kapacitans af flere PF's.

Den gode nyhed er, at der helt sikkert andre ingeniører / virksomheder har gået samme vej, før og har udviklet specialiserede ESD beskyttelse skruetvinger med meget lav kapacitans, at du kan bruge i en plug-n-play mode ligesom støberi biblioteker.Men denne fremgangsmåde kan ikke være muligt ovenfor 20Gbps, afhængigt af tolereres kapacitans, kredsløb specifikke og opsigelse / matching overvejelser.

Derfor nogle har udviklet et såkaldt co-design metode, hvor IO, matchende kredsløb og ESD kredsløb er designet sammen.Når signalet frekvens distribution er meget smalle (f.eks nogle LNA kredsløb) kan man kompensere eller tune de ESD relaterede kapacitans i midten frekvens.

Den rigtige tilgang vil afhænge af din kredsløb og nogle yderligere spørgsmål nedenfor ...

- Hvilken teknologi node og støberi arbejder du på?I nogle tilfælde støberi kan yde et særligt lav kapacitans løsning med høj ESD robusthed.Tal med din støberi kontaktperson.Men sørg for, at nogen (støberi uafhængig) oplevede om ESD tager et kig på det for at sikre, at beskyttelsen clamp er effektive for dit kredsløb.

- Har du en idé om den maksimalt tolererede kapacitans for 50Gb / s IO's?På hvilket beløb af kapacitans signalet er helt ødelagt, og hvilket niveau er brugbar.

-
Hvad angår ESD beskyttelsesniveauer.Har din endelige kunde give nogen vejledning i kræves ESD beskyttelse for disse højhastighedstransport IO's?Måske 500V HBM er nok, når samlingen af din IC og den trådløse antenne eller optiske sensor / senderen håndteres i et ESD-beskyttede område.Tale med de mennesker i IC og system forsamling fabrik

- Hvad er tidsrammen for opløsningen brug for?Vil du have en teknik prøve / shuttle køre først før du går til masseproduktion tape, eller er det en alt eller intet-bet med din næste tape-out?

Anyway: Lad mig vide, hvis du har brug for en kontakt person (som region er du i?), Som kan give en neutral udtalelse om støberi løsning, og som kan hjælpe dig yderligere med en optimeret tilgang.

ES

 

[Grace Yao]

Problemet er slags synes som magt MOS i strømstyring IC.Jeg mødte den tilsyneladende problem.Det store M output driver MOS.vi kan ikke bruge standard ESD regel i denne output pad.vi bruger min regel eller en lidt større regel i denne
FMO'er er drain til gate.kilden til gate er min regel.denne måde kan reducere R og C. Og ESD
løsning for output pad: behandle output pad som en magt pad.vi ikke bruge
normale ESD pmos og nmos at beskytte.vi kun anvendes magt clamp nær udgangseffekt MOS.Den måde arbejder ved magten IC.

 

[srftech]

Hi Yflo,
Jeg har arbejdet på 60Ghz ESD beskyttelse, og Co-design, som er nævnt ved ESDSolutions, er den eneste måde at gå i denne sag.Også De nævnte afprøvning uemballerede dele, hvis dele er ved at blive behandlet (emballeret eller uemballeret), vil du få brug for en vis grad af beskyttelse (i nogle tilfælde den iboende beskyttelse kan være gode nok til et forskningsprogram kun miljøet, bare være parat til at have betydelige nedfald , men hvis din test miljø er noget, der svarer til produktionen ... du kan have brug for en ekstra grad af beskyttelse).
be designed in as part of the matching networks, there is no way around it.

For disse frekvenser, ESD skal
være udformet som en del af den matchende net, der er ingen vej udenom.Excellence i ESD og IO Design