falske stier og multicycle stier i digitale kredsløb

S

spartacus2

Guest
Hej

Jeg gør et projekt om konstatering af, om der falske stier og multicyle stier til stede i et kredsløb.Er der er software til rådighed for at give disse oplysninger, hvis kredsløbet netlist er givet?

 
normalt MCP og falske stier er specificeret af designeren før syntese til Design compiler (syntese Tool).Der er nogle værktøjer, som er i stand til at lokalisere disse stier fra RTL.for
f.eks http://www.fishtail-da.com/

 
DC kan give kontrollen for logisk forkerte vej.Men dette kun komme med DC-Ultra licens, og det tager temmelig lang tid at køre check.

 
Jeg troede, at muclticycles stier er meget farligt for et digitalt system.Så jeg troede, at enhver sinthesys værktøjet er i stand til at opdage det og sætte en advarsel ...

 
multicycle-sti og falsk-stien kun affact, når der er multikombinerbare sløjfer i dit design, eller timingen begrænse overtrædes

 
False sti bruges til at finde kun asynkron sti
Multicycle stien er der, hvor design tager mere end én cyklus for at fuldføre en logik

Din

 
Jeg tror, Spyglass er der for at kontrollere de begrænsninger ...
dvs. falske stier og multicycle stier .. Det betyder at kontrollere RTL ..

 
SpyGlass-Begrænsninger produkt kan gøre det, den kan kontrollere, om RTL samt Gate-Level netlist.Men det betyder ikke komme fri og vil blive solgt til Design Selskaber kun.

Hilsen,
Narayana

 
@ Energeticdin:
False sti bruges til at finde kun asynkron sti

Hvad betyder det???...kan u udarbejde????

WBR
LakshmanTilføjes efter 22 minutter:forkerte vej, er dem, der findes i den udformning, men u ikke ønsker at rapportere timingen på tht vej!

så i dette tilfælde u kan angive, at værktøjet tht særlig sti som en "falsk sti" (værktøjet stadig virker en timing chk på denne vej, men
doesnt rapport ..)

f.eks: falske stien kan eksistere mellem 2 CLK domæner!

MCP er rent design spørgsmål ...therz nutin farlige Abt med en MCP!

WBR
Lakshman

 

Welcome to EDABoard.com

Sponsor

Back
Top