Fejl i model sim! please help!

[jianhuachews]

Hi guys .. Kan nogen hjælpe mig til at se på problemet ..? ModelSim gav mig denne fejl på min prøvebænk ..

# ** Error: C: / Users / Chew / Desktop / columncounter tb.vhd (20):. Signal "col_out" er typen ieee.std_logic_1164.STD_LOGIC_VECTOR; forventer typen ieee.NUMERIC_STD.UNSIGNED

Mens mit program kode kan kompileres ... Jeg ved ikke, hvad der er galt! programmet

 bibliotek IEEE, brug IEEE.STD_LOGIC_1164.ALL, brug IEEE.STD_LOGIC_UNSIGNED.ALL; enhed column_counter er port (col_out: std_logic_vector (3 downto 0); RST: i std_logic; CLK: i std_logic); slutningen column_counter; arkitektur adfærdsmæssige af column_counter er signal temp: std_logic_vector (3 downto 0), begynder processen (CLK) begynder if (rising_edge (CLK)) så hvis (RST = '1 '), så temp '0', andre => '1 '); ellers temp (1)

 

[ckshivaram]

tjekke linket her http://www.ece.cmu.edu/ ~ kbiswas / se_man.pdf

 

[vipinlal]

Er der en ekstra semi kolon i denne linje i testbench kode? signal col_out: std_logic_vector (3 downto 0);;

 

[sanju_]

col_out:! Std_logic_vector (3 downto 0)

i din vigtigste program inde enhed denne linie er "IN" eller "OUT"??? erklære den

 

[jianhuachews]

Hi guys! tak for hjælpen ud til at spotte fejlene. Jeg har erklæret, at det "out" i rækken af ​​virksomheden. og også jeg har fjernet det ekstra "," Men det er stadig at give mig den samme fejl!

 

[sanju_]

Hej gutter! tak for hjælpen ud til at spotte fejlene. Jeg har erklæret, at det "out" i rækken af ​​virksomheden. og også jeg har fjernet det ekstra ","! Men det er stadig at give mig den samme fejl

det virker .. i ISIM, når du redigerer den

 

[jianhuachews]

hey sanju tak for at forsøge at kompilere den! Jeg havde det skrevet i et andet sæt af fil med nøjagtig samme redigerede koder og det virker ... Gad vide hvorfor .. ANW mange tak for hjælpen gutter!