For reset signal hvorfor bruge aktiv lav i stedet for høj?

[sweesw]

Det spørgsmål kan lyde naivt, men jeg tror der er nogle andre grunde end blot konvention.

 

[edavio]

Tror det er for anti-jamming, som vi altid pull-up reset signal.

 

[papyaki]

Hej, Husk også, at det er lettere at holde en åben collector udgang til en lav tilstand i strømforsyningen starte op.

 

[realtek]

Jeg synes det er anti-støj problem i begyndelsen, hvis aktive højt, enhver glitch (støj) vil nulstille systemet, men på nuværende tidspunkt, har alle systemets debounse CKT at undgå dette, så det bliver en historie emne.

 

[alphi]

Til opstart magt du systerm, anvende lave reset signal kan få en vis forsinkelse, når strømmen kommer til pålidelig, skal du nulstille pin gå til højspænding.

 

[falling_stone]

Hej, Jeg tror, det kom fra gamle og mørke tider med 5V TTL logik, når Højt havde højere støj-margin, så der var lavere chance for at få en lav igangværende glitch på reset sætte hele systemet til uønsket nulstilles under det normale arbejde . Af samme grund blev foretaget aktiv-lav skrive / output gør det muligt, chip vælger, DMA anmodninger osv. Hilsen, FS

 

[delay]

Hej, Ved konvention fleste ASIC og IC designere bruge aktive lave signaler over hele linjen først og fremmest at spare strøm i løbet af gyldigt signal påstand. forsinkelse

 

[whizking]

[Size = 6] [/size] [color = blue] [/color] fra TTL åben behandles en en HØJ. så er forbindelsen til reset er ikke givet eller bliver det åbent ved en tilfældighed det bør ikke nulstille systemet. dermed aktivt lavt signal synes en gud mulighed. eventuelle synspunkter er opmuntrende velkommen.

 

[giggs11]

Dette er relateret meget tæt til konstruktionen af standard celler eller kredsløb ved hjælp af de forskellige logik design teknikker. For statiske for eksempel er kredsløb nemt realiseres, hvis en aktiv-lav signal anvendes til nulstilling.

 

[echo47]

En anden grund ... I de dage af TTL, en lavt input forbrugt mere strøm end et højt input, så det var rart at have en høj signaler så vidt muligt.

 

[Arthurzss]

Jeg tilføjer en ... cellerne bruge aktive lave reset er mindre end celler bruger aktive høj nulstillet.

 

[tom123]

fordi den mest af DFF celle, der TSMC og andre leverandører, forudsat der er et aktivt lavt reset indgang, måske aktiv reset logik kan være enklere end aktiv høj reset logik. [Quote = sweesw] Spørgsmålet kan lyde naivt, men jeg tror der er nogle andre grunde end blot overenskomst. [/Quote]

 

[nemolee]

Fordi strømmen er fra OFF til ON, og niveauet er fra lav til høj. Så reset signalet er bedre for lav, ikke høj. Det er min mening. Tak.