Forbedring Bandgap PSSR

C

ccw27

Guest
Hvordan kan jeg forbedre PSSR af bandgap vedlagt?Jeg er kun opnå PSSR på 30 dB.

Tak
Beklager, men du skal login for at se denne tilslutningskrav

 
Hvis det er din virkelige skematisk, hvorfor substrat PMOS transistorer ikke er tilsluttet VDD?

 
I mit virkelige skematisk det er.Dette billede blev taget fra et papir

 
Det
er forkert!Du bør forbinde substrat til VDD.Ændre det og simulere igen.Af den måde gøre dig simulere PSRR af AC eller forbigående analyse?
Og hvad er din VDD rækkevidde?

 
Det er fælles lavspændingstype BG har dårlig PSRR.Du kan lægge en stor kondensator på outputtet node til at forbedre det.

 
Jeg tror, dette kredsløb har dårlig PSRR grund af M1 M3 M5 gate kondensator, der tilsluttes mellem VDD og negative input af OP amp.

 
Jeg tror, at produktionen af opamp skal være forbundet til gaten i M1
og M3.Fordi M2
og M4 bruges kun for nuværende kamp (i1 & i2).

 
Her er det papir
Beklager, men du skal login for at se denne tilslutningskrav

 
tilslutte udgangen af OPA til gaten af M1, M3.Further at forbedre PSR af bandgap kan du forøge gevinsten af OPA

 
Jeg tror, M1 ~ M4 behøver bruge lang kanal MOS for få gode PSRR

 
Ønsker du at forbedre PSRR for høj frekvens eller lav frekvens?

 
Kan ikke forbinde output af OPA til gaten i M1, M3, du ville kort input til produktion af OP.

 
Du behøver ikke slutte porten af M1 & M3 til node X, bare slippe af med det, og er koblet til produktionen af OP.Og hvad med gate af M2
og M4?blot henvise til Razavi bog for at finde ud af, hvordan man bias de cascode scenen.

 
Jeg mener, at denne struktur ikke er god, fejlen forstærker output slutte med cascode PMOS gate, ikke thegate af M1 og M2, da gevinsten vil være meget lav.Så jeg tror, at fejlen forstærker output slutte med gate i M1 og M1 gate kan ikke oprette forbindelse med drain af M2.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top