fordel af ttl over CMOS-logik?

[wajahat]

Hej alle, jeg vil gerne vide fordel for ttl over CMOS technology.i fordel, at jeg ved, er af elektriske discharge.can nogen uddybe denne fordel.
hilsen
wajahat

 

[A. Anand Srinivasan]

Jeg tror, du mener elektrostatisk udladning, når du bruger elektrisk afladning .....

elektrostatisk afladning kan ødelægge en MOS ...elektrostatisk afladning sker, når en opladet kroppen rører ved indgangen til MOS ...hvis kroppen er opladet nok det blæser sin vej gennem porten beskadige den og gøre den ubrugelig ...det er derfor, folk generelt bære handsker, der er så jordet gennem tykke kabler, mens håndtering MOS-chips ....