formentlig simpel blandet signal spice spørgsmål.

[kudjung]

Hej Alle

Jeg er en newbie til krydderi.dette sandsynligvis være et simpelt spørgsmål.Men jeg ved ikke, hvorfor jeg fik det.Jeg prøver at at simulere simple blandet signal i krydderi.Jeg sætter en 100K ohm modstand på outputtet af en ikke gate (74F04), fik jeg 3,5 volt (hvorfor ikke 5) som logik høj.Hvorfor?Hvad jeg gjorde galt?Jeg forsøger at ændre ikke gate levering men den heller ikke fungere.Jeg har vedhæftet et billede af den skematiske, at jeg bruger for simulering.

TIA.
Beklager, men du skal login for at se denne tilslutningskrav

 

[EcraZ]

Spice bruger en nedsat bibliotek og enheden modeller til simulering.du sandsynligvis have brugt en digital model.Effekten i digitalt udstyr er specificeret i en erklæring i netlist eller i enhedens egenskaber og ikke af spænding kilde tilsluttet eksternt.Check out med manuel af værktøjet u er usin eller se på den måde enheden egenskab angiver den effekt, og så rette det til 5v fra 3,5 volt og derefter u vil gøre det rigtigt.

Det vil være noget lignende $ G_DPWR og $ G_DGND.også input-og output ved gaten bestemmes af IO model.så kig her.

 

[flatulent]

Et andet muligt problem er, at programmet er at give dig den værste fald højt niveau for logik familie.Prøv at skifte til en 74AC type gate familie og se, om det niveau er 5 V.

 

[kudjung]

Mange tak for svaret.Det var meget hjælpsom.Den eneste måde jeg kan få den logik HI at være at 5Volts er ved at ændre porten til 74AC serien.Det synes, at softwaren var at give mig et worst case højt som påpeget af Flatulent.Jeg
har klippe og indsætte den netlist nedenfor.Dette kredsløb blev simulerer i Cadedence Pspice (Microsim).Er der alligevel kan jeg gøre simuleringen med VOH (MAX), 5V?

Tak igen,** Analyse setup **
. tran 20ns 1000ns
. OPTIONS DIGINITSTATE = 1
. OPTIONS DIGIOLVL = 1
. OPTIONS DIGMNTYMX = 2
.
OP'et. LIB "D: \ MSim_8 \ Projekter \ TEST \ Schematic4.lib"* Fra [PSPICE NETLIST] sektion af D: \ kadencen \ PSD_14.2 \
tools \ PSpice \ PSpice.ini:
. lib "nom.lib"

. INC "Schematic4.net"**** HERUNDER Schematic4.net ****
* Skema Netlist *X_U7A $ D_LO $ N_0002 $ G_DPWR $ G_DGND 74LS04 params:
IO_LEVEL = 0 MNTYMXDLY = 0
R_R2 $ G_DGND $ N_0002 10k

**** Genoptagelse Schematic4.cir ****
. PROBE V (*) I (*) V (*) D (*) STØJ (*). SLUT**** Genereret AtoD og DtoA Grænseflader ****

*
* Analog / digital interface for node $ N_0002
*
* Flytning X_U7A.U1: OUT1 fra analog node $ N_0002 til nye digitale node $ N_0002 $ DtoA
X $ $ N_0002_DtoA1
$ N_0002 $ DtoA
$ N_0002
$ G_DPWR
$ G_DGND
DtoA_LS
Params: DRVH = 108 DRVL = 157 CAPACITANC E = 0
*
* Analog / digital interface strømforsyning subcircuits
*
X $ DIGIFPWR 0 DIGIFPWR**** 02/21/03 12:02:31 ******** PSpice 9.2.3 (januar 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekter \ TEST \ Schematic4.sch**** Digital Input MODEL PARAMETRE************************************************** ****************************
DIN74LS
S0NAME 0
S0TSW 5.000000E-09
S0RLO 1
S0RHI 100.000000E
03S1NAME 1
S1TSW 4.500000E-09
S1RLO 100.000000E
03S1RHI 1
S2NAME X
S2TSW 4.500000E-09
S2RLO 30.9
S2RHI 100
S3NAME R
S3TSW 4.500000E-09
S3RLO 30.9
S3RHI 100
S4NAME F
S4TSW 4.500000E-09
S4RLO 30.9
S4RHI 100
S5NAME Z
S5TSW 4.500000E-09
S5RLO 200.000000E
03S5RHI 200.000000E
03

**** 02/21/03 12:02:31 ******** PSpice 9.2.3 (januar 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekter \ TEST \ Schematic4.sch**** Digital Gate MODEL PARAMETRE************************************************** ****************************
D_LS04
TPLHMN 3.600000E-09
TPLHTY 9.000000E-09
TPLHMX 15.000000E-09
TPHLMN 4.000000E-09
TPHLTY 10.000000E-09
TPHLMX 15.000000E-09**** 02/21/03 12:02:31 ******** PSpice 9.2.3 (januar 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekter \ TEST \ Schematic4.sch**** Digital IO MODEL PARAMETRE************************************************** ****************************
IO_LS
DRVL 157
DRVH 108
AtoD1 AtoD_LS
AtoD2 AtoD_LS_NX
AtoD3 AtoD_LS
AtoD4 AtoD_LS_NX
DtoA1 DtoA_LS
DtoA2 DtoA_LS
DtoA3 DtoA_LS
DtoA4 DtoA_LS
TSWHL1 2.724000E-09
TSWHL2 2.724000E-09
TSWHL3 2.724000E-09
TSWHL4 2.724000E-09
TSWLH1 2.104000E-09
TSWLH2 2.104000E-09
TSWLH3 2.104000E-09
TSWLH4 2.104000E-09
TPWRT 100.000000E
03

**** 02/21/03 12:02:31 ******** PSpice 9.2.3 (januar 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekter \ TEST \ Schematic4.sch**** SMALL SIGNAL BIAS LOESNING TEMPERATURKONTROL = 27.000 DEG C************************************************** ****************************NODE SPÆNDINGSFORSYNING BLADFÆSTE SPÆNDINGSFORSYNING BLADFÆSTE SPÆNDINGSFORSYNING BLADFÆSTE SPÆNDINGSFORSYNING($ G_DGND) 0,0000 ($ G_DPWR) 5,0000

($ N_0002) 3,4421 (X $ $ N_0002_DtoA1.DGND_OL) .1014

(X $ $ N_0002_DtoA1.DPWR_OH) 3,4424DGTL NODE: STAT DGTL NODE: STAT DGTL NODE: STAT DGTL NODE: STAT($ N_0002 $ DtoA): 1 ($ D_LO): 0
SPÆNDING SOURCE strømforhold
NAVN LØBENDE

X $ DIGIFPWR.VDPWR-3.826E-04
X $ DIGIFPWR.VDGND-5.000E-06

ALT POWER nedbrydelighed 1.91E-03 WATTS**** 02/21/03 12:02:31 ******** PSpice 9.2.3 (januar 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekter \ TEST \ Schematic4.sch**** DRIFT NR INFORMATION TEMPERATURKONTROL = 27.000 DEG C************************************************** ******************************** Spændingsregulatorer KONTROLLEREDE nuværende kilderNAVN X $ $ N_0002_DtoA1.G_OH X $ $ N_0002_DtoA1.G_OL
I-SOURCE 3.776E-04 3.341E-05
**** 02/21/03 12:02:31 ******** PSpice 9.2.3 (januar 2002) ******* ID # 1111111111
* D: \ MSim_8 \ Projekter \ TEST \ Schematic4.sch**** INITIAL Transient LOESNING TEMPERATURKONTROL = 27.000 DEG C************************************************** ****************************NODE SPÆNDINGSFORSYNING BLADFÆSTE SPÆNDINGSFORSYNING BLADFÆSTE SPÆNDINGSFORSYNING BLADFÆSTE SPÆNDINGSFORSYNING($ G_DGND) 0,0000 ($ G_DPWR) 5,0000

($ N_0002) 3,4421 (X $ $ N_0002_DtoA1.DGND_OL) .1014

(X $ $ N_0002_DtoA1.DPWR_OH) 3,4424DGTL NODE: STAT DGTL NODE: STAT DGTL NODE: STAT DGTL NODE: STAT($ N_0002 $ DtoA): 1 ($ D_LO): 0
SPÆNDING SOURCE strømforhold
NAVN LØBENDE

X $ DIGIFPWR.VDPWR-3.826E-04
X $ DIGIFPWR.VDGND-5.000E-06

ALT POWER nedbrydelighed 1.91E-03 WATTS