formindske brugen af Multiplier og adder

[nemolee]

Kære alle,

Jeg har en kompleks aritmetik behovet for at gennemføre den digitale logik.Er der nogle gode mothed at skrumpe brugen af Multipliers og addere.Lige nu i mit design, som jeg allerede bruger 11 formidlere af 5x5 og 11 addere i 11bit.Jeg har brug for dit råd til at optimere mit kredsløb område.
Tak for din fulde hjælp.

BR

 

[farhada]

Den bedste måde at gøre det til ressourcedeling.Du kan oprette et lille hukommelse område, og har en controller, der kun bruger en multiplikatoreffekt og en adder for alle operationer og gemmer data i forskellige områder af memoery.Det er meget meget langsommere, men det vil spare dig for en masse ressourcer.

BR,
/ Farhad

 

[nemolee]

Tak for jeres nyttige råd.Lige nu i vores design, jeg har brug for at behandle de data, om realtid.Har du en anden god ideel til at gøre dette?Tak.

 

[feel_on_on]

Med CSD u kan reducere brugen af multiplikator og adder!

 

[farhada]

nemolee skrev:

Tak for jeres nyttige råd.
Lige nu i vores design, jeg har brug for at behandle de data, om realtid.
Har du en anden god ideel til at gøre dette?
Tak.

 

[nemolee]

Hvis din formel er sådan her:

R '= R0 * 4 ([(R1 * X R2 * Y) / 2 R3 * Z / 2] / 2 ([Round (X * Y/32) * R4 [Round (X * Z / 32) * R5] / 2 [Round (Y * Z/32) * R6 Round (X * Y/32) * Round (X * R7/32)] / 2) / 2) / 2

Den R0 ~ R7 er 6BIT data og X, Y Z er 5BIT data.Disse data er fortsat input til 2048 cyklus.Du er nødt til at beregne resultatet på realtid.farhada san, har du en god metode til at skrumpe porten tæller.

Tak for dig fuld hjælp.
BR,

MR.

 

[farhada]

nemolee san,
Jeg er ikke god med matematisk implementeringer, men hvis du sender mig din VHDL-kode for denne del af din algorithem, kan jeg give dig noget feedback.Også, at give mig nogle oplysninger om den type enhed, du målretter mod, at klokfrekvens, og andre begrænser du har.Du kan sende den til mit hjem e-mail på ny_farhad (at) yahoo.com

Venlig hilsen,
/ Farhad