Forskel mellem udlede instantiere designelementer

[Dylan01]

Hej alle, jeg bruger Xilinx ISE værktøj til mit design. Jeg ønsker at bruge bibliotekets elementer til rådighed. Men da jeg gik gennem hjælp. for nogle elementer, som jeg fandt, at de er afledt ikke instantiated.What er den grundlæggende forskel mellem disse 2. plz hjælp tak på forhånd

 

[Renjith]

Nogle af bestanddelene kan udledes af værktøjet, mens de andre skal instantieres. inference betyder, automatisk værktøj vil oprette bibliotekets primitiver til den kode, du har skrevet. Instantiering betyder, at vi vil bruge prmitives i HDL-koden til generering af logikken. så for følgeslutning du er nødt til nøje at følge den pågældende kodning stil.

 

[echo47]

Instantiering betyder at sætte bibliotekerne dele direkte i din skematisk eller HDL. Der er en lang liste over tilgængelige bibliotekets dele med brug eksempler i dine biblioteker Guide, kapitel designelementer. De syntese værktøjer genkende visse HDL kodning stilarter og automatisk generere (udlede) tællere, hukommelse, matematik, osv. Se den XST brugervejledning, kapitel HDL kodningsteknikker. Det er et meget nyttigt kapitel med mange eksempler.

 

[Dylan01]

Hej, Tak. Nu er jeg klar over det. Når vi skriver kode for nogle blok sin udledning, og når vi bruger allerede tilgængelige modulet sin instantiating.but jeg har en tvivl stadig i tankerne, når man udlede, er det samme til rådighed element udledes, for mange muligheder. Som en udledes tæller vil være samme, hvis du holder en Ce signal, Tc-signal eller du ikke holder. Er der alligevel at instantiere disse moduler. Eller bare vi nødt til at skrive kode.

 

[echo47]

Når du instantiere en tæller, det sætter hele den del i dit layout, og derefter en Optimizer sletter alle dele af disken, som du ikke bruger. Når du udlede en tæller, synthesizeren genererer flip-flops og porte, der gør præcis, hvad du ønsker. Jeg tror ikke, det starter med et bibliotek del. Uanset hvordan du gør det, de endelige resultater er som regel ens.