Forvirret af set_output_delay

S

shockie

Guest
Jeg ved ikke, om set_output_delay-max eller min kunne begrænse setup tid eller holde gang eller ej.den ene sagde, at det kan begrænse holde gang, hvis tilføje min tilstand.Så kunne man beskrive det i detaljer.
tak!

 
set_output_delay -0,3-min
Dette er for 0,3 ns holde gang

af den måde, for flere detaljer du kan søge solvnet.Jeg får det fra der også

 
Her er nogle eksempler!
Antag dit output port (OUT1) behovet pass logiske kredsløb til en anden DFF input.
antage logisk forsinkelse max 14ns (værre sag), min 4ns (best case)
og DFF behovet 0.8ns setup tid og 0.4ns holde gang
det min eksterne forsinkelsestiden er (min. vej - hold tid) = 3,6 og max
eksterne forsinkelse (max sti setup tid) = 14,8
Deres begrænsning måske gerne
create_clock-perioden 40 bølgeform (0 30) finde (havn CLK)
set_output_delay-ur CLK-min 3,6-max 14,8 finde (havn OUT1)

 
Jeg får det, tak!
solvnet.synopsys.com har mange løse.nyd det

 

Welcome to EDABoard.com

Sponsor

Back
Top