FPGA Advantage med Xilinx værktøjer

[Giox]

Hej alle,
Jeg forsøger at bruge FPGA Advantage værktøjer fra Mentor Graphics for at udvikle Xilinx FPGA-baserede systemer.
Men på nuværende tidspunkt er jeg ikke i stand til at bruge bibliotekerne af ISE Xilinx i Advantage.
Er der nogen, der kan give mig nogle link til et dokument, der forklarer hvordan man kan integrere de biblioteker af ISE 7.1 i Mentor grafisk værktøj (Windows version).
Thanks a lot, Giovanni

 

[Black Jack]

Giox wrote:

Hej alle,

Jeg forsøger at bruge FPGA Advantage værktøjer fra Mentor Graphics for at udvikle Xilinx FPGA-baserede systemer.

Men på nuværende tidspunkt er jeg ikke i stand til at bruge bibliotekerne af ISE Xilinx i Advantage.

Er der nogen, der kan give mig nogle link til et dokument, der forklarer hvordan man kan integrere de biblioteker af ISE 7.1 i Mentor grafisk værktøj (Windows version).

Thanks a lot, Giovanni

 

[Giox]

Jeg valgte Mnetor grafik, fordi det er første redskaber i mit universitet og så min erfaring er født med dem.
Men jeg har fundet svaret til mit spørgsmål: II har at integrere coregen lib i FPGA Advantage som foreslået i
h ** p: / / www.saros.co.uk/hdlsolutions/ appsnotes / fpgaadvantage / UsingCoreGen.pdf

Hope this helps nogen

 

[Dainis]

Giox wrote:

Jeg valgte Mnetor grafik, fordi det er første redskaber i mit universitet og så min erfaring er født med dem.

Men jeg har fundet svaret til mit spørgsmål: II har at integrere coregen lib i FPGA Advantage som foreslået i

h ** p: / / www.saros.co.uk/hdlsolutions/ appsnotes / fpgaadvantage / UsingCoreGen.pdfHope this helps nogen

 

[Giox]

Jeg er ked af, at forbindelsen er:
h ** p: / / www.saros.co.uk / hdlsolutions / appsnotes / index.shtml
(her er alle de dokumenter i forbindelse med dette emne)

 

[RemyMartin]

Nikke.Synplify er bedre end Præcision og Leo ** gøre spektrum

 

[ljkong]

faktisk kan jeg forstå, hvad du mener.
som biblioteket vil du bruge i ISE?
hvis du vil bruge coregen i FA, kan du gøre på linket i den opgave af HDL designer.men hvis du bruger ise7.1 og HDL designer er ikke det seneste, kan du ikke påberåbe coregen direkte i FA ..
i virkeligheden, når du påberåbe coregen individuelt, kan det generere to filer.en er. vhd eller. v og en er. edn.den. vhd eller. v fil er for simulation og EDN er for syntese.Du kan importere. vhd i HDL designer og redigerer ejendom modulet for syntese.så du kan arbejde med rette.
for simulation bibliotek, kan du køre kommandoen i MS's dos vinduet.
kommandoen compxlib fra xilinx.
for eksempel:
compxlib-s mti_se-l vhdl eller verilog-f alle;

derefter alle biblioteket kan udarbejdes for simulation herunder simprims og unisim osv.
Naturligvis, kan du oprette alle svarende biblioteket for unisims og xilinxcorelib i HDL designer.og derefter impporting de soure filer i disse biblioteket. de soure er i
mappe / xilinx / vhdl eller / xilinx / verilog.
så er det ok for alt.
mentor har mange uddannelse materails.men jeg kan ikke overføre det.
Internettet er så langsomt.
eller du kan ringe mentor's AE.han kan hjælpe dig også.
held og lykke.