FPGA Controller

T

teesengwah

Guest
Hej alle,
1.Hvordan skal jeg nu til at oprette en FPGA-controller til at kontrollere en anden FPGA bord?
2.Den FPGA registeransvarlige skal være i stand til at indlæse bitstrømmen fil fra computeren via Ethernet-interface og gemme det i hukommelsen.Næste, den anden FPGA bestyrelsen vil modtage den smule fil fra FPGA controller og køre den.
Hvordan skal jeg vel til at gøre det, nogen idé du?

 
at programmere en FPGA der er mere end en opertaion tilstand for at konfigurere FPGA.Lad os antage, at dit sæt vil bruge herre serie tilstand, i denne tilstand programmeringen fil (f.eks. bit fil) bør opbevares på et ikke-flygtige memeory (formentlig PROM), derefter efter power-om FPGA starter meddelelse sende en CLK til hukommelse, på hver kant af uret hukommelsen sender abit til FPGA.

Så alt hvad du neeed at gøre for din opgave er at skrive data via Ethernet-porten til den ikke-voltaile hukommelse.Så sikre at du bruger skibsføreren seiral tilstand, og når strømmen op FPGA vil indlæse konfigurationsfil fra memeory, dvs du behøver ikke en controller, skal du blot skrive data fra pc'en til hukommelsen.

Sidst men ikke mindst denne opgave vil føre dig til det vigtige emne "Boundary Scan", der giver dig mulighed for at teste de tilgængelige hardware, før du begynder at programmere den.

Best wishes
Sameh Yassin

 
For det første, tak for svarene.Faktisk er det forskningsemne.Har du nogen idé eller nogen nyttige links til at sende data (bit-filer) fra PC til FPGA?
Der er to FPGA her, efter at få filen og gemme den i ikke-flygtige hukommelse (1. FPGA board), hvordan skal jeg bruge det, så det kan køre og vække de andre FPGA board (2. FPGA board) med JTAG eller enhver grænseflade.Efter det, har jeg brug for at tage resultatet fra 2. FPGA bord og viser i pc.At Derfor har jeg brug for en controller (design i 1. FPGA, så 2:e FPGA er blot en tom FPGA).
Nogle links og kommentarer er meget værdsat.

 
Erfaringerne viser, at
Det FPGA board er tilsluttet til computeren via en COM-port meget godt.
Den UART IP-kerne er der kun behov.Det kan være gratis.
Den eneste ulempe er den hastighed.
Ethernet, USB er hurtige, men de er meget vanskelige og tid forbrugsmaterialer til at installere.
Først når du har den korrekte licens til at grænsefladen IP-kerne, og selskabet vil støtte dig til at installere, at den hurtige succes er sikret.

 
Hvis du ønsker at programmere og genlæst FPGA ved hjælp af en anden FPGA, det eneste du behøver er at læse indholdet af Appication notat XAPP058 fra Texas Instruments:
http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf

Ved udgangen af appnote, har du en liste over yderligere oplysninger, kan du bruge:

1.DS593, Platform Kabel USB-II
2.XAPP503, SVF og XSVF filformater til Texas Instruments.
3.XAPP104, A Quick JTAG internetudbyder Checkliste
4.http://www.zlib.net, zlib compression bibliotek
5.XAPP067, Bruge Serial Vector Format Filer til Program XC9500/XL/XV Devices In-System
6.UG191, Virtex-5 FPGA Configuration User Guide
7.XAPP424, Embedded JTAG ACE-afspiller

Dette bør svar på alle dine spørgsmål, så lad mig det vide, hvis du stadig har spørgsmål,

Venlig hilsen,
/ Farhad

 
Tak Farhada.
1.I Appication notat XAPP058, er grunden til betydningen af embedded microcontroller, er det min første FPGA board (FPGA controller)?Når jeg downloader den XSVF filen i my 1st FPGA bord, hvordan mine design fil i første FPGA bord belastning til anden FPGA bord, vil den gøre det automatisk, eller hvordan?
2.Hvordan skal jeg nu til at opnå det resultat (output) fra anden FPGA bord?Hvad jeg i første FPGA bord siden den 2. FPGA bord er et tomt bord.
Nogen forslag???

 
Ok dette er min sidste svar:
- Du har 2 FPGA, du vil bruge som programmør, en, der skal programmeres og kontrolleres, kan den første fungere som et "mikrokontroller» den anden er "FPGA".
- En simpel Google-søgning med de vilkår, Texas, konfiguration, ville readback har svaret på alle dine spørgsmål.

Til at begynde med kan du tjekke de Xilinx XAPP176 og gå videre derfra:

Citat:

Konfiguration er processen med at laste et design bitstrøm i FPGA indre konfiguration hukommelse.
Readback er processen med at læse disse data ud.Mens den spartanske-II-konfiguration logik er væsentligt forskellig fra den spartanske / XL familie, men alligevel, det har en stor del af kompatibilitet til alle Xilinx FPGA-produkter.
 
Tak for dit svar igen.Ansøgningen bemærker, at leveret af u er nyttige for mig.Det får mig til at forstå bedre.

 

Welcome to EDABoard.com

Sponsor

Back
Top