FPGA mangler i JTAG kæde

[thepiper]

hej, har jeg udviklet en spartansk ii bord, og jeg har et problem konfigurere det.når virkningen forsøger at registrere de enheder på JTAG kæde, som indeholder en prom og FPGA, at FPGA mangler, og naturligvis alle programmering kommandoer til skolebal mislykkes (idcode problem), hvad kan forårsage dette problem?

 

[farhada]

Prøv at bremse din JTAG ur, kan du have støjproblemer i din JTAG kæde, dette er et meget almindeligt problem, der forårsager svigt af JTAG interface.

Den anden ting er at se, er at se, om pull-ups og pull-og nedskrivninger for JTAG signaler er tilsluttet korrekt.

Xilinx anvendes til at have disse anbefaling til deres CPLDs at måske et godt udgangspunkt for problemløsning for dig:Citat:

Sørg for VCC er inden for den tilladte værdi: 5V A5% for XC9500/XL og 3.3V A10% for XC9500/XL.

Levere både 0,1 og 0,01 MF kondensatorer på hver VCC punkt DEN chip, og som er fastgjort direkte til den nærmeste jorden.

Brug den nyeste Xilinx download kabler.
Det ville være en ParallelCable med serienumre større end 5000 eller en X-Checker kabel.

Overvej herunder buffere på TCK og TMS interleaved på forskellige punkter på din JTAG kredsløb at tage højde for ukendt enhed impedans.

Altid være sikker på at bruge den nyeste version af Xilinx JTAGProgrammer Software.

Sæt resten af JTAG kæden i HIGHZ Ved programmering af en besværlig del.

Hvis gratis kører ure leveres i internetudbyderen CPLD, kan det være nødvendigt at afbryde eller deaktivere deres indtræden i CPLD, mens programmering.

Hvis 9500/XL er sidste i en JTAG kæde, vedhæfte download kabler røde VCC føre til 9500/XL VCCIO.