fpga routing

[Shahzad Ahmad]

tellme om en tutorial om routing og plcement i xilinx ise8.2i

 

[banjo]

Jeg kender ikke nogen tutorials specifikt om ISE8.2 PAR.Den nederste linje er du sjældent behøver at bekymre sig om dette.Hvis du lægge dit design ordentligt, de værktøjer vil tage kan af sted og rute.Den vigtigste hindring er uret periode constraint.Med dette stykke info og under forudsætning af, at alle ure i FPGA er afledt af en input-ur, så det compileren kan håndtere alt for at opfylde timing.

Hvis du har flere input ure og signaler tværs ur domæne grænser, så problemet bliver vanskeligere.Nogle gange er du nødt til at sætte placeringsmålrettet begrænsninger eller forsinke begrænsninger i UCF fil.

Den anden gang, at placering kan være et problem, er, når den eksterne pin tilordninger foretage interne routing vanskelig.Hvis det overhovedet er muligt,
skal du gøre FPGA design første og lade Xilinx værktøjer til at diktere pin opgaver.Det vil optimere tilordninger at gøre rejsen lettere.Hvis du har til at fastsætte pin tilordninger før designet med henblik på at Fab PCB er, hvor det kan blive vanskeligt.

 

[echo47]

I nogle situationer, enkle placeringsmålrettet begrænsninger kan hjælpe PAR gøre en langt bedre job.I en af mine store Virtex-II-projekter, PAR ikke kunne opfylde mit ur timing constraint fordi PAR forsøgte at route alle mine signalbehandling moduler, som er en stor masse af ruter, som i mange lange ruter med for meget formering forsinkelse.For at løse problemet, Jeg har anvendt et simpelt LOC begrænsning til hver HDL modul grundlæggende opbygning af en placeringsmålrettet hegnet omkring hvert modul.Jeg arrangerede regionerne, så data kan flow mellem dem uden at skulle rejse alt for langt i hele chip.PAR derefter afsluttet sted / rute i omkring en tredjedel af tiden, og mødte min timing constraint.

 

[choonlle]

Please deltage i online-undervisning tilbydes af Xilinx.Du vil blive ekspert efter at deltage i denne uddannelse.Ingen mening at spilde din tid til at udforske.

 

[vinodkumar]

Hej
hvordan du kan få online-undervisning for XILINX værktøjer.

farvel