C
catrat
Guest
Hvor meget ydeevne rejste jeg kan få fra ASIC til fuld brugerdefinerede layout design I en 32bit op projekt?
Tak for din hjælp!
Tak for din hjælp!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
R
rfsystem
Guest
Time:
Jeg formoder, at de fleste crictical sti er en 32bit integer adder.En 8x4 adder, 8bit rundstyringssendere bære og 4x carry lookahead de advanatge er omkring 2-3x over en synopsis optimering af god standard celle.
Areal:
2x
Strøm:
4-6x
Jeg formoder, at de fleste crictical sti er en 32bit integer adder.En 8x4 adder, 8bit rundstyringssendere bære og 4x carry lookahead de advanatge er omkring 2-3x over en synopsis optimering af god standard celle.
Areal:
2x
Strøm:
4-6x
J
Jaz
Guest
Spørgsmålet er meget vag.Der er mange faktorer, såsom din bestemt anvendelse, størrelsen af rørledningen etaper, hvad instruktion sæt, du bruger, hvor god din fulde brugerdefineret design og layout er, hvor god din ASIC Datapath syntese værktøj og celleegenskaber biblioteket er, P & R, osv. Det er meget muligt, at du ikke kan se nogen forbedringer vil en fuld tilpassede design.