gate tælle af design calulation

[jayant]

Jeg bruger umc teknologi bibliotek for syntese
hvordan kan jeg beregne gate tæller i mit design, hvis jeg kender celletal.flyttet hertil fra DSP ved davorinHvad fanden det har at gøre med DSP????Post i højre del næste gang, eller du risikerer at få advarsel!

 

[hgby2209]

Jeg bruger området "NAND2X1" for enhed.
Så Gate Count = samlede areal (um ^ 2) / (AND2X1 areal) (um ^ 2)
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Sidst redigeret af hgby2209 den
13. januar 2005 18:09, edited 1 gang i den samlede

 

[claint]

Anvendelseskriterier: report_area i DC så du får det område i enheder, så hører sælgeren bibliotek beskrivelse og finde det område enhed 2 - input-nog gate med kørsel styrke 1, så du kan få gaten tæller.I diagrammet lib, jeg har fundet det område i 2-input nog er 1, så den rapport følge af report_area er i andele i gate tæller.

 

[AndyJing]

tsmc ,18: nand2x1 er 9 - samlede areal / 9 = gate tæller
tsmc ,25: nand2x1 er 17

 

[wadaye]

Hi jayant:

Jeg tror, at du kun kan få upræcise gate tællerne ved cell counters, de

mest præcise måde at få gate counters rapporterer det ved LVS værktøj.

 

[z81203]

yeah, bare skøn værdi kan du få fra DC.

 

[silencer3]

Du gå til den teknologi, bibliotek og finde den enhed i området.Normalt er det ikke af transistor par.Området rapport giver også den samme.Nu, hvis du vil område i form af nog gates, dividere det samlede celle område som ingen af transistor par en nog Gate (fra biblioteket).Derefter får du GATE tælle i form af nog porte.

 

[z81203]

silencer3 wrote:

Du gå til den teknologi, bibliotek og finde den enhed i området.
Normalt er det ikke af transistor par.
Området rapport giver også den samme.
Nu, hvis du vil område i form af nog gates, dividere det samlede celle område som ingen af transistor par en nog Gate (fra biblioteket).
Derefter får du GATE tælle i form af nog porte.