generere programmering fil - ikke timing tvang

[kredsl]

Hej, jeg købte en Analog Devices bord med Xilinx FPGA, som er en deserialzer, anvendes med deres A / D-eval bestyrelser og de gav mig koden på FPGA også.Det havde 3 moduler og en UCF-fil,. Npl-fil (sammen med. Smule og. MCS-fil, der lastes) Nu har jeg åbnet dette projekt i ISE 7.1, og det fortalte mig, at det automatisk konverterer NPL at ise format med denne nye version.Jeg vidste bare en meget grov test, efter jeg åbnede projektet (den indeholdt 3 moduler og UCF-fil) Jeg hit "Generer programmering fil", og det genererede. Bit filsystem, men jeg fandt der er 4 mislykkedes begrænsninger?

* TS_ADI_Clocking_inst_rxclkdcm_p = PERIODTIMEGRP "ADI_Clocking_inst_rxclkdcm_p" TS_dco_p FASE 0,465 ns HØJE 50% 2.380ns 2.514ns 1

* TS_ADI_Clocking_inst_rxclkdcm_n = PERIODTIMEGRP "ADI_Clocking_inst_rxclkdcm_n" TS_dco_p FASE 1,656 ns HØJE 50% 2.380ns 2.454ns 1

* Offset = i 0 ns GYLDIG 1,19 ns FØR COMP "dco_p" 0.000ns 1.500ns 3

* TIMEGRP "negedge_input_pads" OFFSET = IN-1,19 ns GYLDIG 1,19 ns FØR COMP "dco_p" TIMEGRP rxclk_n_grp-1.190ns 0.051ns 3

Hvad betyder det i almindelighed ... jeg er kinda nye, og jeg prøver bare at lære, hvad der foregår på denne chip, og hvordan det gøres.Jeg forsøger at skrive en testbench og se simulering i varios etaper.så kan nogen give mig som en kort, hvordan / hvad-to-do på dette?tak mange

 

[echo47]

Prøv at undersøge den nærmere tidsplan rapport.I Projekt Navigator klik:
-> Implementere Design
-> Place & Rute
-> Generer Post-Place & Rute Statisk Timing Report
-> Tekst-baseret Post-Place & Rute Statisk Timing Report
eller
-> Post-Place & Rute Statisk Timing Report
eller
-> Analyser Post-Place & Route Statisk Timing (Timing Analyzer)

Det bør give dig informationer om de værste syndere.Et godt sted at begynde.

Er det Analog Devices projektet kan hentes et sted?

 

[kredsl]

tak!Jeg har et kig på timingen rapport og timingen analysator.
Ingen dens ikke tilgængelig for download, men de havde sendt mig alle de filer, så jeg kunne ændre dem.Jeg kunne email dig de filer.tak igen!

 

[fodbold]

Prøv at undersøge den nærmere tidsplan rapport.I Projekt Navigator klik:
-> Implementere Design
-> Place & Rute
-> Generer Post-Place & Rute Statisk Timing Report
-> Tekst-baseret Post-Place & Rute Statisk Timing Report
eller
-> Post-Place & Rute Statisk Timing Report
eller
-> Analyser Post-Place & Route Statisk Timing (Timing Analyzer)