hej!

[avg_emp]

hej alle!
Hvorfor "nand gate" er foretrukket frem for 'og gate' for design af transistor niveau i fysisk design layout.
End!

 

[rsrinivas]

husk tat en og gate er lavet af en nand gate og en inverter (i alt 6 cmos trans)
nand er en universel gate enhver logik kan bygges fra det.
at gøre det hele ensartet kun én type gat skal anvendes. (det er nyttigt for statistiske formål som at finde området, og ingen af porte). selv om u bruge en kombination af forskellige porte beregningerne af forsinkelsen kan blive ramt, fordi forskellige typer af gates har forskellige forsinkelser.

 

[xstal]

På grund af den invertere ejendom transistor, gate lige vej fra transistorer er enten en NAND eller NOR gate.At omdanne det til AND eller OR gate vi igen har brug for ekstra inverter.
Desuden boolean funktion kan enhver blive gennemført ved hjælp af alle NAND gates.

Så hvorfor ikke bruge porte, der tager mindre areal (mindre antal af transistorer) og kortere ventetid og alligevel gennemføre alle vores funktioner)

 

[vinodkumar]

og agte realiseres fra nog gate efterfulgt af inverter.and u savn 4 transistorer til nog og 2 for inverter i CMOS design.so i alt 6 enheder og har brug for mere areal og andre disadv som mere udstyr end nog alone.and alle realiseringer som r, der skal gøres ved hjælp af og gate kan realiseres ved hjælp af nog.

 

[haneet]

1.nand og heller porte er universelle porte
2.gates i layout r gennemføres ved de CMOS logik som i sig selv er en inverter.
således, med den simple CMOS logik finder vi, at nog og heller porte, der er inverteret logik brug mindre antal porte i forhold til 'og' og 'eller' porte.
Jeg håber, det gør u klart.

 

[avg_emp]

End!!en masse at alle nu & i fremtiden på forhånd for sortering af forespørgsler.

 

[alpeshchokshi]

som nand gate har p type parallelt, når det som heller ikke har pType i serie, så det optager mere plads ...
så nand er foretrækker

 

[aslijia]

for layout niveau, kan vi først få en NAND med 4 transistorer (CMOS fab), og så kan vi få en OG gate ved at følge en inverter med NAND.

 

[vinod_g]

avg_emp skrev:

hej alle!

Hvorfor "nand gate" er foretrukket frem for 'og gate' for design af transistor niveau i fysisk design layout.

End!