Porten forsinkelse af porten afhænger af digital logik familie, som den tilhører. For så vidt angår CMOS logik familien er cocerned begge vil have samme gate forsinkelser. For andre logik familier, du kan henvise til "Integrated Electronics" af Millman Halkias.
Jeg er enig i, at hastigheden afhænger af familiens logik, men husk, at forskellige porte (f.eks NAND og NOR) kan have forskellige antal transistorer dermed hastighed kan være anderledes. plz henvise til en bog om det interne kredsløb af porte for at se, hvilke kriterier der er involveret!
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.