Help Needed: Klasse 0 ESD sikker wirebonding: Bond sekvens, tips

[mixaloybas]

Hej alle,

Jeg har en 130nm CMOS IC, der ikke har ESD beskyttelse, og jeg er i den fase, for at gøre testen PCB for det.Chippen er ikke pakket, er det et absolut dø.Så vil det være wirebonded om PCB (ved hjælp af et K & S4522 manual wirebonder).

En IC på 130nm og uden ESD behov for beskyttelse, der skal behandles i en klasse 0 ESD forsamling miljø (dvs. HBM <250Volts), ellers vil det sandsynligvis blive beskadiget.

Jeg spørger mig selv, om der er nogen foranstaltninger for at tage med henblik på at øge udbyttet.

En liste følger herunder, hvad jeg er nået frem til indtil nu:

1.Regarding det menneskelige legeme model -> brug af ESD sikker bordskåner, ESD håndled stropper eller endog ESD gulv
2.Regarding den opladet enhed model -> chippen vil være uemballerede kun i ESD beskyttet område (det er på ESD bordskåner, af en operatør med håndleddet rem).Også enhver isolering (som kan holde afgift) vil være i sikker afstand
3.Regarding Maskinen Model -> Jeg har konkluderet, at det er bedre at have allerede loddes alle de øvrige komponenter, og forlade wirebonding af IC ved udgangen.Jeg ved ikke, men hvis lederen af wirebonder bliver opladet electrostaticly, hvor priser og hvad driftsspændinger at forvente ... Før wirebonder, er der også en dør bonder i aktion.
Jeg tror, at en klog wirebonding sekvens ville være noget lignende dette:
GND
IO
GND
IO
...
Det er den første blok til obligationsmarkedet sandsynligvis er nødt til at være en begrundelse (medmindre der er en gate er direkte forbundet til GND).Denne første bindelag vil nok (håber jeg) ikke ondt IC (På dette tidspunkt vil der kun være en forbindelse af IC og PCB via den selvklæbende - bør den selvklæbende være elektrisk ledende eller ikke?) Hvad mere er, hvis wirebonder hoved havde nogle elektrostatisk spænding, vil det sandsynligvis blive afladet ..Så det næste bindelag kunne være en mere følsom IO pad.
Hvis der er en proces, der akkumuleres afgift i wirebonder hovedet, måske efter et stykke tid spændingen af hovedet er steget igen.Derfor foreslår jeg, at obligationsmarkedet successivt en GND efter en IO pad, så akkumulerede afgift bliver væk.

En anden idé, især nyttig for første bindelag kunne være at inverse sløjfen af wiren strømtilslutning.Hvad jeg mener er først røre PCB, så driftsspændinger PCB og wirebonder hoved udligne, og derefter IC.

Måske, PCB kan omfatte shorts i en smart måde, så ESD begivenheder tage en mere kontrolleret nuværende sti.

Anyway, disse er blot tanker, som jeg ikke kan vurdere ...

Så hvis nogen har erfaring med wirebonding meget følsomme ICS, jeg ville sætte pris på, hvis de kunne kommentere mine tanker, hvis der er ræsonnementet bag dem.Eller helst give nogle tips, der vides at have gode resultater

Alle svar er velkomne!
Mange tak på forhånd,
mixaloybas

 

[srftech]

Hej mixaloybas,
Du bliver nødt til at tilgive mig for at være en smule hård, men nogle af din forståelse med hensyn ESD og håndtering er meget naivt og forkert.Dens ikke personligt, jeg vil have dig til at klare dit sind lidt og tage en anden tilgang til din mode at tænke på.

Jeg vil starte med denne ... de forskellige ESD standarder, såsom HBM, MM, CDM ikke er sande eller nøjagtige repræsentanter for ESD begivenheder snarere de model egenskaber findes i uendelig række ESD begivenheder, og hver en forsøg på at model A visse række ESD begivenheder baseret på en forenklet klassificering af ESD begivenheder.

Forsøger at løse HBM, som for eksempel ved hjælp af ESD-stropper og måtter er ikke en korrekt fremgangsmåde.Når det drejer sig om at skabe et ESD sikkert arbejdsmiljø ... er det ikke fra en tilgang af HBM, så CDM end MM ... det er mere eller mindre en global "lader minimere alle spænding felter i området og potentielle nuværende pigge" .Så mit første råd er ikke tilgang udformningen af en ESD arbejdsområdet ved at forsøge at målrette ESD standarder ... det virker ikke sådan.

For dit arbejdsområde vil jeg anbefale henvisninger værker som dette:
http://www3.interscience.wiley.com/cgi-bin/summary/112761265/SUMMARY?CRETRY=1&SRETRY=0

og tager et kort kursus som dette:
http://www.esda.org/documents/TXPMSeminar6_09.pdf

Her er en meget god kompilationer af undervisningsmateriale for ESD overholdelse:
http://www.automatedlearning.com/products/class_0_esd_article_links.cfm

Der er meget at overveje i en ESD sikkert miljø ... en af mange eksempler, er enhver elektronisk udstyr i nærheden kan skabe problemer ... transformatorer, induktionsspoler, flyder nuværende, elkabler kan alle setup magnetiske felter, der kan fremkalde afgift i dele sidder i en bakke på din ESD arbejde bænk ... du behøver at vide, hvordan man kan lede efter problemer såsom, at disse kurser og information kan lære dig.

Nu på din wirebonding bekymring ... min første kommentar er, at når du håndterer din dør, den første og primære begivenheder det vil opleve umiddelbart forud for wire bonding er håndtering ... det øjeblik, de dør er fjernet fra pakken,
er det oplevelser en ESD begivenhed ... det igen erfaringer en begivenhed, når de anbringes på din PCB for wirebonding .. du kan ikke wirebond de dø, medmindre det er die knyttet til din PCB .. normalt gennem en stelplade-die flag.Medmindre din dør er SOI, vil det straks decharge hele sit substrat til PCB, når de placeres.Så længe bonder er på samme potentiale som PCB, din bindelag For udover det betyder ikke noget.Hvis du arbejder med en eksotisk
FMO'er chip med fuldt isoleret SOI, eller så videre, de dør vedhæfte vil ikke umiddelbar udligne området mellem dør og PCB .. i hvilket tilfælde din næve bondwire bør den største on-chip jorden. .. efter at den resterende del af dør er på samme potentiale som PCB.

Wirebonding ikke er dit ESD risiko ... håndtering den del umiddelbart forud for wirebonding er.Mit første anbefalingerne er at sikre, at din dør er i ESD sikker ævle packs ... din handling kan ikke have nogen større elektriske komponenter i nærheden af den dør, der vil potentielt udsætte dem for felter.Ground alt for at dø container første før picking en dør ... sørg for, at resten af miljøet overholder klasse 0 ESD standarder, som vil blive nævnt i nogle af de materialer jeg indsendt links til.Der er virkelig meget, meget mere til at overveje at jeg føler mig selv det sidste stykke er ukorrekt som endnu et udgangspunkt.Jeg kan ikke gøre det retfærdighed i en besked forum som dette.

Held og lykke!
-Srftech

 

[mixaloybas]

Hej Srftech,
Ingen problemer om din "barske"

<img src="images/smiles/icon_smile.gif" alt="Smile" border="0" />Jeg fik din point, og du har helt ret.
Faktisk, efter min post (og nogle brugbare PMS) Jeg havde meget mere at undersøge om dette (jeg fandt Al Wallash's materiale meget nyttigt), og det viste sig, at jeg manglede det store billede ...

Jeg er meget interesseret i det første link du angav,
http://www3.interscience.wiley.com/cgi-bin/summary/112761265/SUMMARY?CRETRY=1&SRETRY=0
men desværre, den skaber en "cookie-fejl".
Kan De venligst give de søgeord, som førte dig til dette link? Eller hvis du kender titlen på dette arbejde? Eller en pdf?
Det ville formentlig være nyttige for andre, som også se dette emne.

Mine konklusioner op til nu:
1.Denne opgave er muligt; fyrene fra (sandsynligvis mere følsomme) GMR diskdrev hoveder industrien kan gøre det med succes
2.A særlige ESD program er påkrævet.Men problemet her er, at så vidt jeg ved, det sted, hvor jeg vil gøre det bindelag har ingen ESD program (for ikke at tale om klasse 0).Så jeg ser to muligheder: Enten overtale dem til at følge en ESD program, hvilket betyder omkostninger for dem ..., eller prøve at finde klasse 0 certificeret mikroelektronik emballage selskab (jeg er sikker på, at der ikke
er en i Grækenland ..).Jeg formoder, der er en måde at kontrollere, om en virksomhed er klasse 0 certificeret ..>> Held og lykke!
>>-Srftech
Jeg vil virkelig har brug for det!

Mange tak for Deres anbefalinger
mixaloybas

 

[srftech]

Undskyld for forsinkelsen mixaloybas,
Jeg har været på rejse seneste, og jeg ikke har tendens til at kontrollere chatten nævn, når jeg rejser.
Så for at besvare dine spørgsmål:

Arbejdsområde: her er en bedre tutorial:
www.minicircuits.com/pages/pdfs/an40005.pdf

For andre links, vil du ønsker at søge termer som ESD, kontrol, workarea ... etc.

Med hensyn til Deres emballage hus.Jeg kan ikke forestille mig, de ikke har nogen ESD kontrol?Det skaber risiko for hvert produkt, de emballerede periode ... og i virkeligheden ville det være i deres bedste interesse at gennemføre en form for grundlæggende kontrol vejr det være ganske enkelt måtter, stropper og luft ionizers.

Hvis du ikke har brug for enorme antal dele, kan det være i din bedste interesse blot at deltage i bonding processen og sikre, at de håndterer alt med yderste omhu ... sikre dig, at du har den rigtige pakke containere, bærbare stropper, hvad du kan til nøje at håndtere chips.Du kan tabe et par stykker, men skulle du være i stand til at få flere andre samles og sendes tilbage til din lab.

Hvis vi taler masseproduktion, har ikke begge, medmindre du kan tåle betydelige tab som følge af ESD fiasko.

Disse bemærkninger er på ingen måde komplet, men de bør være et godt udgangspunkt.

Lidt sent, men jeg håber stadig, det hjælper.
-Srftech