Hjælp i muliprocessors

[Bader]

hi ....
Jeg har et projekt i min skole til at forbinde to processorer (8085)
men jeg dont have nogen idé om, hvordan du får den første processor til at kommunikere med
Det seconde processoren til at gøre et nyttigt stykke arbejde ....
så ......Hvor kan jeg få hjælp

 

[DigitalScholar]

Flere processorer kan være nødvendigt at være sluttet sammen for ansøgninger, der er intense, og du har grund til at tro, at en enkelt processor ikke kan være i stand til at håndtere de opgaver godt.Så hvad slags program har du i tankerne.?Eller du blot ønsker at forbinde de to af hensyn til eksperimenter.

For eksperimenter tilfældet, kan du bare tilslutte afbryde linjer af processorer og gøre noget i hver processor, når dets afbrudt af de andre.

 

[IanP]

Svært at forstå, hvorfor din collage stadig er involveret i ths antikke chip .....
Under alle omstændigheder ser jeg to muligheder:
1.hjælp 8255 (24 DIOS) for hver mikroprocessor til 8-bit parallel communcation med handshaking (Port A i mode 2)
2.hjælp 8251 (USART) for seriel datatransmission.
I begge tilfælde kan du bruge kommando-svar-protokollen.

 

[Bader]

tak .......
vi bruger 8.085, fordi dens meget simpel
og vi er nødt til at forbinde to 8.085 ved delt hukommelse ikke ved havnen
tak igen ....

 

[IanP]

Så korrigere mig, hvis jeg tager fejl ..
Begge 8.085 CPU'er har deres eget program memories (ROM eller EPROM), og du ønsker, at disse 2 systemer til at dele en data-hukommelse (RAM).Er det sandt?

 

[Bader]

du har ret ......
men problemet er, hvordan kan jeg få den første CPU synkronisere sit arbejde med seconde
en .........

 

[IanP]

Måske behøver du ikke at synkronisere begge microcontrollere ..
Hvis du bruger Tri-state ikke-inverterende buffere til adressen linjer og 8-bit Tri-state ikke-inverterende transceivere for databus du kan tilslutte begge systemer på en RAM.
Hvad du skal gøre er at conncect 2 I / O-lines mellem både 8085s og dette vil være din synkronisering: hvis CPU1 hævder en af disse linjer lav, CPU2 bliver nødt til at vente, før at få adgang til RAM, så længe denne linje er lav, og modsatte vej rundt, CPU hævder den anden linje lav og CPU1 har at vente ..