B
balou3
Guest
Hej folk, jeg håber at nogen kan give mig nogle ideer om mixed-signal simulering. Jeg er nødt til at simulere en hukommelse indbygget Virtouso (kadence), cellerne og sans forstærkere, dekoder er analog, input / output stadier er digitale. Derudover har jeg et finctional enhed skrevet i Verilog. Jeg er nødt til at køre forskellige test mønstre til at definere fejl dækning af dem. Første gang jeg brugte SpectreVerilog, men det er ret langsomt, så jeg har brug for en anden måde at simulere. Er der nogen vide???? :?:
