T
Thomson
Guest
Hej,
Indtil nu, ser jeg gennemføre et SoC-chip, som er små omkring 300K porte!For at nedbringe omkostningerne hovedsagelig produktionsomkostningerne og afprøvning af gebyrer og andre relaterede, nogle overflødige logik skal være sluppet af.Men chippen området og dens trædepuder skal være forenelig med den oprindelige (i virkeligheden, denne chip er PAD-begrænses, så den dør området ikke vil blive udelukket, selv om arealet for den logikker er reduceret nu!).
Kan nogen fortælle mig, eller bedre liste over de detaljerede omkostninger for de forskellige faser?
Thansk i forvejen!
Thomson
Indtil nu, ser jeg gennemføre et SoC-chip, som er små omkring 300K porte!For at nedbringe omkostningerne hovedsagelig produktionsomkostningerne og afprøvning af gebyrer og andre relaterede, nogle overflødige logik skal være sluppet af.Men chippen området og dens trædepuder skal være forenelig med den oprindelige (i virkeligheden, denne chip er PAD-begrænses, så den dør området ikke vil blive udelukket, selv om arealet for den logikker er reduceret nu!).
Kan nogen fortælle mig, eller bedre liste over de detaljerede omkostninger for de forskellige faser?
Thansk i forvejen!
Thomson