Hjælp til at forstå read_sdc kommando

[karthiga05]

Kan nogen venligst forklare mig, hvad en read_sdc kommando gør? tak på forhånd.

 

[ckshivaram]

Læser eksisterende Synopsys design begrænsninger Files (SDC.) - Med alle de nuværende begrænsninger og undtagelser, der er angivet i bruger-defineret rækkefølge i Quartus II Settings File (qsf.). Hvis en Synopsys design begrænsninger Fil ikke er angivet i Quartus II indstillinger fil, TimeQuest analysator læser en standard Synopsys design begrænsninger fil med navnet. SDC. Denne kommando producerer også SDC File List rapport, som viser alle Synopsys design begrænsninger filer i det nuværende design. Bemærk: Hvis du får adgang til Læs SDC File kommando fra Begrænsninger menuen i TimeQuest analysatoren, skal du vælge en Synopsys design begrænsninger fil fra din lokale disk. Du får adgang til denne kommando ved at dobbeltklikke Læs SDC fil i ruden Opgaver i TimeQuest Timing Analyzer

<span style="color: grey;"><span style="font-size: 10px">---------- Indlæg tilføjes 10:52. - --------- Forrige post var på 10:39 ----------</span></span>
Dette skulle hjælpe dig med http://www.ing2.unirc .it/portale/didattica/files_docenti/6131520080418112629.pdf

 

[karthiga05]

Tak! Jeg får en bedre forståelse nu. Har du tilfældigvis KNW hvad der er 'lækage', 'interne' & 'skift' magt er for en transistor? i en simpel forklaring.

 

[ckshivaram]

To former for magt, udgør dette forbrug: aktiv (Pactive ~ CV2f), som er den effekt, der anvendes som enheden udfører sine forskellige funktioner, og udsivning (Pleakage ~ IV), som er den strøm der forbruges af utilsigtede lækage, der ikke bidrager til IC funktion. 1. Lækage magt er primært et resultat af uønskede subthreshold strøm i transistoren kanal, når transistoren er slukket. Denne subthreshold-drevet lækage magt er stærkt påvirket af variationer i transistoren tærskel spænding VT (den spænding, der anvendes til gaten elektrode, der tænder transistor).

 

[shabber basha]

hej karthiga05, Mr.ckshivaram gav gode svar. Generelt sdc er skrevet i nogle format baseret på TCL scripting. Det er faktisk Synopsys forsinkelse constarints men nu er alle bruger same.Hence Det er opkaldt som standard forsinkelse begrænsninger. Det er en af ​​de input til syntese af RTL design. Uden dette kan du ikke få din specifikation for dit design.