hjælp!

[saiaoying]

hej!

Med henblik på at lade de nuværende spejl kredsløb passer meget bedre, jeg placere nogle dummy MOSFETS i layoutet, og de er ikke drawed i skematiske, så når jeg har en LVS check, den altid vise mig, at prøvedukkens MOSFETS er unmatch.

hvordan man kan håndtere dette problem?

 

[safwatonline]

drage i skematisk!

 

[Hughes]

De kan blive ignoreret af en særlig regel.I diva, kaldes det prune reglen og er defineret ved "pruneDevice".
Men hvis prøvedukkens anordninger har forbindelser med kredsløbet, herunder dem i skematisk er et bedre valg.

 

[tsinghua]

Kortslutning alle havne i disse MOSFET's til GND.Korrekt skriftlig LVS regler vil ignorere disse prøvedukkens enheder.

 

[road_0506]

korte alle terminaler til VDD hvis PMOS og vss hvis NMOS ...
dette vil løse problemet ...

 

[wenadinho]

får du noget i retning af "umatchede gate længde for parallelle enheder i layout"?Så for mit tilfælde, vil jeg bare ignorere det, fordi normalt LVS vil vise, at "netlist matches logisk"

 

[evilguy]

hvad LVS du bruger?Hvis du bruger Tanner LVS der er en regel, der vil ignorere shorted enheder i LVS indstilling.