R
rogger123
Guest
hej,
ville det være muligt at bruge primetime om en fpga (Xilinx) netlist?
hvis dette er muligt, hvad skal jeg give i primetime link_path??
som biblioteker linker jeg det til?
under preLayout STA Hvordan fungerer værktøjet skøn wiren forsinkelser?
Hvordan virker det skøn forsinkelsen, når den ikke vide, hvor langt en gate er placeret hos den anden (ikke wiren belastning model hjælpe det)?
Hvad er det der anvendes til set_wire_load_mode top / lukkede --- forskel???
ville det være muligt at bruge primetime om en fpga (Xilinx) netlist?
hvis dette er muligt, hvad skal jeg give i primetime link_path??
som biblioteker linker jeg det til?
under preLayout STA Hvordan fungerer værktøjet skøn wiren forsinkelser?
Hvordan virker det skøn forsinkelsen, når den ikke vide, hvor langt en gate er placeret hos den anden (ikke wiren belastning model hjælpe det)?
Hvad er det der anvendes til set_wire_load_mode top / lukkede --- forskel???