holde gang i logik syntese

H

hfooo1

Guest
Jeg ved, at wo ikke nødvendigt at fastsætte holde krænkelse i Design Compiler
men hvorfor gør vi satte set_min_library som omfatter fast.db?

Venligst klart min tvivl!

 
Hmm, jeg ved ikke, om jeg er rigtigt eller forkert, men måske at få et generelt indtryk af, hvor hurtigt kredsløbet vil arbejde, før den går til PNR

 

Welcome to EDABoard.com

Sponsor

Back
Top