Hvad betyder kombinatorisk loop advarsel betyde?

[EDA_hg81]

Jeg bruger Xilinx ISE 9.1 til programmet Spartan3. Jeg fik følgende meddelelse: Følgende signal (er) danner en kombinatorisk sløjfe: POL_TEMP. Hvad det betyder? Thanks

 

[echo47]

Det advarselsmeddelelse betyder, at din design er kombinatorisk logik med et output fodring tilbage til indgangen, danner en løkke. Resultatet er normalt en lås eller oscillator. De fleste FPGA designere ønsker at undgå disse ting, så syntesen værktøj advarer dig.