Hvad er data forberedelse i fysiske design?

[vamsi_addagada]

plz nogen forklare, hvad der data forberedelse i fysiske design?

 

[raju3295]

Hvad nogensinde Jeg føler mig knyttet til data forberedelse i PD er ved at forberede den støj analyse libs (CDBs i kadence verden), støberiet data, der kræves LEF og timing libs ... osv.. Jeg arbejder i kadence verden, så jeg fik disse ting, og vil blive anderledes i andre EDA værktøjer som Synopsys eller magma

 

[vlsitechnology]

Når du starter et nyt projekt, skal du først nødt til at fastslå, om de FP / IP-design data er gyldigt og konsekvent. Medmindre oplysningerne allerede er blevet kontrolleret og valideret, bør du antage, at der er præ-CTS uoverensstemmelser og andre problemer, der skal løses, før CTS fortsætter. Data forberedelse indebærer Validering af netlist og biblioteker, kontrol timing begrænsninger Syntaks, validering Timing begrænsninger, Løsning Footprint Uoverensstemmelser, validering grundplan, Generering af Cap Tabel til RC udvinding og til beregning af forsinkelsen ... Hope u fik den idé ... Hvis u stadig hv tvivl så u kan spørge mig ... Svar mig

 

[raju3295]

Fremragende VLSI,, håber du er meget expierienced i denne branche

 

[sowmya005]

Hej VLSItechnology, ville u pl redegøre for, hvordan u løser fodaftryk uoverensstemmelser? tak, Sowmya

 

[raju3295]

fodspor er generelt bruges, mens optimering, konverteres eller nedskæringer, så værktøjet vil erstatte en celle med lignende mund udskrive, hvis to std celler, som har samme fod print, bør de logisk set samme i, e funktionalitet og ingen af i.os, så værktøjet kan bruge dem til optimeringer, hvis fodaftryk er inkonsekvent, så optimeringer kan resultere i ugyldige data