Hvad er den bedste launguage for kontrol af CPU?

D

Dongbei

Guest
Hvad er den bedste launguage for kontrol af CPU, vera, e, sukker, systemc??

 
Jeg foretrækker systemverilog, e er også meget godt, men specman er for dyrt

 
Det
er ikke det sprog, det
er den methodoloy.Hvis du kan lide en tilfældig rækkefølge generator, specman er afgjort det bedste valg.Vil du spare penge?Prøv www.testbuilder.net, CVE er fantastisk!

 
ja, det er methodoloy.Kan du give mig et link om, hvordan du kontrollerer CPU design?

 
e,
og du skal beskaeftige hardware accelerator til at øge kontrollen hastighed.

 
Jeg har brugt til at verilog for længe siden.
Nu, tror jeg vera og systemC er godt for sammenknytning til synopsys' værktøjer og SystemVerilog og SystemC er mere lovende.

 
Jeg foretrækker System Verilog for påstande i CPU vealidation.
u kan bruge System C tråd programmering også,

 
Jeg er ikke enig med nogen, der mener, at det systemC eller SystemVerilog er egnet til at gøre kontrollen.Det største problem er, om syntese.Du kan bruge nogle højt niveau strukturer i disse omgivelser, som ikke er synthesizable.Jeg mener du, som designer, er nødt til at skrive to koder 1) SystemVerilog kompatibel 2) synthesizable kompatible.Du kan kontrollere en CPU baseret på SystemVerilog, men du er nødt til at ændre design udført i SystemVerilog at være synthesizable.
Derfor anbefaler jeg,
at en metode, der er indlejret i udformningen strømmen af en reel design.Hvis du bruger nogle specifikke verifikation værktøj som SpecmanElit af Verisity Co, vil du skrive koden i VHDL / Verilog, som vil være din hardware.På den anden side,
skal du skrive nogle egenskaber eller påstande, der skal kontrolleres i hardwaren.Du kan udvide de egenskaber til at dække nogle af eller alle dele af et design.

Hilsen,
KH

 
Noget bør særligt for verifikation af, da den bløde del bør overvejes greately.Der er nogle højt sprog (ligesom C baseret),
som er egnet til dette job, kan du henvise til dem.Du stadig brug for nogle bløde simulator og emulatorer og så videre.Normal testbench for ASIC er ikke nok, nogle værktøjer vil være nyttig.

 
Vera er også godt for kontrol, for det
er bare gerne c, og let at lære

 
Citat:

Noget bør særligt for verifikation af, da den bløde del bør overvejes greately.
Der er nogle højt sprog (ligesom C baseret), som er egnet til dette job, kan du henvise til dem.
Du stadig brug for nogle bløde simulator og emulatorer og så videre.
Normal testbench for ASIC er ikke nok, nogle værktøjer vil være nyttig.
 
Ja, du har ret.Jeg synes begge er ekstremt vigtigt.hvad vi gør, er omhyggelig simulere adfærdsdata plan C-koder og derefter omsætte dem til RTL med foruddefinerede arch af kredsløb

 
Hvis du opretter prøvebænken, bedre udnyttelse verilog nogle opgave kan bruge PLI.
Men jeg tror, du er til at skrive C model, så systemC eller C alt ok.
den enkle, jo bedre.

 

Welcome to EDABoard.com

Sponsor

Back
Top