Hvad er den rolle, detailhandelskæder i MOS transistorer??

A

Amic

Guest
Jeg kan gennemføre W / L = 12 / 1 med 1 flere (m = 1) eller med 4 multipla (m = 4) med hver W / L = 3 / 1 ....?Hvordan ville DESIGN CHANGE?
Hvilke virkninger Disse multipla have på MOSFET operationer?
 
Ideelt set mange små transistorer bør fungere som ét stort transistor.Realistisk set det hele afhænger af, hvordan den transistor parametre og parasitics skala.I tilfælde med flere transistorer, enheden vil hver se en heltal del af strømmen i store enhed.Så hvis alt skalaer lineært, drift bør derefter være identiske.Men jeg tvivler på, at dette er tilfældet!Indretning parametre er formentlig ulineære funktion af bias spænding og strøm, så vil du formentlig få forskellige adfærd.Men afhængigt af hvor stærk den nonlinearity er resultaterne kan være tæt på.Bare prøv det og passe på resultaterne.

Best regards,<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_C' title="3 $ v_C" alt='3$v_C' align=absmiddle>
 
hej,

én ting, at virkningerne er brug for store trasistors er enormt parasitics knyttet til det ...
flere fingre reducere parasitics ... dvs capacitiance reducerer i serie .... og så akavet mellemstore transisors er enormt problem i layouts ... to grunde at underbygge med fingrene ...

 
Hej,
I den virkelige verden de indser tunge bredde trans.som en kombination af fingre, hvor diffusions (drain / source) deles derved nedbringe parasitics som nævnt ovenfor, og også den layout vil blive bedre og endnu et faktum er, at kontakten modstand vil komme ned og derved improviserende den freq.svar.

tak

 
ok.Lad mig anvende denne viden til mit design ....
Jeg har en opamp med 3 typer af enheder .... hale aktuelle kilde, input pair og belastninger ... nu hvor nøjagtig jeg nødt til at bruge mere multipla og hvor min.muligt.

1.Input pair .. jeg tror .. burde have multiplikatorer coz, der vil reducere parasitisk cap.
2.hale aktuelle kilde ville alligevel behov multiplikatorer ... da matchning er påkrævet.
3.hvad med belastninger??

 
I praksis er der en teknologi limt for maksimal W. Dette er på grund af de nuværende distribution ustabilitet.Så høj W bør spildes op af produktet M * W.Det dilemma er, at deling source / drain regioner kunne reducere parasitics i det ideelle tilfælde med ca halvdelen.Men hvis du simulere den parallelle faktor M, det er simuleret som individuelle enheder, der ikke deles source / drain regioner.Men at vente på layout er ikke rigtigt simulering strategi, hvis du kender i forvejen forskellen.Så hvis du har en skematisk system, hvor kilde / dræn områder er beregnet, og resultatet er netlisted.Eller du bruger en subcircuit hvor kilden / drain område beregne i subcircuit.

 

Welcome to EDABoard.com

Sponsor

Back
Top