Hvad er formatet af filen kortlægges fra GTECH lib?

[newcpu]

Hej alle, Når syntese RTL til netllists, vil Synopsys Design Compiler læse GTECH lib til at generere en teknologi-uafhængig netlist, før du læser lib fra støberiet såsom TSMC. Mit spørgsmål er hvad er filformatet kortlægges fra GTECH lib? Kunne filen kortlægges fra GTECH lib blive skrevet ud? Sådan gør du det? Takket være en masse. Med venlig hilsen, newcpu

 

[eda_wiz]

[Quote = newcpu] Hej alle, Når syntese RTL til netllists, vil Synopsys Design Compiler læse GTECH lib til at generere en teknologi-uafhængig netlist, før du læser lib fra støberiet såsom TSMC. Mit spørgsmål er hvad er filformatet kortlægges fra GTECH lib? Kunne filen kortlægges fra GTECH lib blive skrevet ud? Sådan gør du det? Takket være en masse. Med venlig hilsen, newcpu [/quote] Du kan skrive ud GTECH netlist som en Verilog fil .. skrive-format Verilog-output Verilog / netlist.v

 

[incisive]

Kan vi skrive GTECH Bibliotek formatet til Verilog format? Jeg tror ikke det er muligt, GTECH lib (. Db-format) krypteret i DC Compiler. Dens ikke brugt nogen andre steder. Jeg har aldrig prøvet det.

 

[archillios]

selvfølgelig kan du skrive ud netlist indeholder GTECH lib celler. GTECH er ikke encrpt modsætning designware lib.

 

[joe2moon]

================ 1) GTECH bibliotek er i Synopsy proprietære DB format, og du er ikke i stand til at skrive det (biblioteket selv) i ASCII-format ... Synopsys Liberty (. Lib fil). 2) Men du kan kompilere design ved hjælp af generiske biblioteket gtech.db, og skrive ud gate-niveau netlist (w / GTECH celler) af designet. (IKKE bibliotek itslef). -------------------------------------------------- -------------------------------