Hvad er forskellen mellem "implantat" & & quo

[cqmyg5]

I TSMC processen, "P implantat" lag og "AA" lag anvendes sammen for at definere en PMOS, og kun "AA" bruges til at definere en NMOS.<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørgsmål" border="0" />

Hvad er formålet at bruge to lag til at realisere en aktiv område???<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørgsmål" border="0" />

Hvorfor kan kun bruge et lag, for eksempel "Pdiff", at definere PMOS og "Ndiff" til at definere NMOS aktivt område???<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørgsmål" border="0" />

hvorfor PMOS og NMOS bruge de samme "AA" lag???

Tak!

 

[electronrancher]

AA er sandsynligvis aktive område - Det betyder bare, at der ikke er tyk området oxid (FOX), så du kan tage kontakt med udbredelsen.You need AA nedskæringer, hvor der er en transistor.

Som for PMOS / NMOS, er du sikker på, at du ikke mangler et godt sted?I en N-godt-processen, NMOS er stillet direkte i havet af substrat, spreder N over en gate som jeg er sikker på, at du kender.
PMOS foretages af udbredelsen af en N-godt, så har gate er dannet og P er spredt ud over, at gøre source-drain af PMOS.

Jeg har ikke TSMC flow her, men det lyder som du mangler en brønd.

2 - Sure, kan du gøre det.Jeg arbejdede på en proces, der havde to lag NACTIVE og PACTIVE, der definerede både ISO skæres i ræv og implantatet.Jeg arbejder på en proces nu, at du kun henlede minimum (ligesom AA og gate), så er hele GDS fil er vendt gennem nogle kloge ligninger til at definere mange sub-lag gerne vagt-ring, kanal stop, begravet lag, NLDD, PLDD osv. Og nu behøver du ikke at bekymre sig om afstanden disse når du gør dit layout!Måske det
er hvad der sker - auto genereret lag ...

3 - forklaret ovenfor, men fordi deres AA lag kun betyder en nedskæring i ISO, og sandsynligvis har intet at gøre med implantater.