K
knack
Guest
Hej, I design af en komplet PLL på chip med 130nm teknologien, er, hvad den maksimale / minum tilladte værdier af on-chip modstande, kondensatorer og spoler (R, C og L) .. Desuden er der nogle vanskelige måder at tilsidesætte disse værdier (f.eks MOS modstand og en kondensator i stedet for poly R og MIM cap ... osv..) Tak - Knack