Hvad er opsætningen og hold tid?

[sachinmaheshwari]

hvad er opsætning og holde tid.? plz forklare mig ved hjælp af en ur, indgang og en udgang.

 

[pintuinvlsi]

Setup - den mindste tid, inden hvilken oplysningerne skal være stabil før klokovergang Hold tid - den mindste tid, hvorefter data skal være stabil efter klokovergang Opsætning og hold er relateret til indgangssignalet og ur kant, ikke output. Hvis du indtaster opfylder disse krav så vil du få en gyldig output. (Efter ur til Q forsinkelse af flop fra ur kant).

 

[bharat_in]

@ Sachinmaheshwari opsætning er den tid for indgangssignalet at få lagt i til låsen, før låsen bliver trigerred af den aktive ur kant .. således at signalet kan blive samled korrekt. Holdetid er den tid hvori låsen ser på indgangen efter den aktive ur kant, så den kan blive samplet korrekt ... ethvert signal ændring efter lastrummet tid vil ikke være til rådighed for output indtil næste ur kant .. så kan signal ændres efter holdtid ... Håber det hjælper ....

 

[pratap_v]

setup tid er, hvordan tidligt data skal være til stede, før uret kant arrival.This skal være før ur. hvor som hold tid er, hvor meget tid de data, der skal afholdes efter uret kant ankomst.

 

[pragya.laad]

hvor kan jeg få nogle praksis problemer på oprette og holde tid eller max freq? tak

 

[kpsai26779]

Hej folkens, jeg tror, ​​det er bedre at vide, hvordan set-up, og hold tid vil komme ind i billedet end blindt at huske opsætningen er før clk kant og hold er efter clk kant jeg anbefale at læse hvordan kanten udløste flip-flop værker i digitalt design af Moris mano

 

[santoshl]

når det drejer sig flops, bør dataene være stabile i et tidsrum før og efter uret aftrækkeren opstår. den periode, som dataene SHLD være stabil før clk kant kaldes setup tid og tht efter ur kant kaldes holde gang den vedhæftede fil er en del af STA ppt indlæst af Fayez Mohd

 

[kpsai26779]

Hej dette PPTS vil være nyttigt for at forstå STA koncepter

 

[kpsai26779]

tilføjet

 

[anildesh]

oprette og holde tid er de vigtigste parametre, når vi har at gøre med en synkron design. fordi sanity af input wrt til clk er meget imp bcoz disse parametre gælder kun for input. til opsætning tid og holde gang overtrædelse i mener der r to ligninger til fullfill fungerer korrekt kredsløb. så både r vigtig til max .. klokfrekvens. ligninger .. Tc-q + Tsetup + Tcskew + Tcomb = Thold (holdtime) generelt har i design setup tid er større end hold tid og altid taler vi holde gang i form af negativ slæk

 

[amolpukale]

Anildesh, Du har nævnt følgende ligning - Tc-q + Tsetup + Tcskew + Tcomb

 

[rahul12121985]

Den maksimale cyklus tid er - uret til Q forsinkelse på flop1 + tidsforskydelser af flop1 + den maksimale udbredelsesforsinkelse af combo logik + setup tid flop2. Holdetid overvejes ikke i beregningen klokfrekvens. Ideelt holdetid af en flop bør være nul. For at fjerne hold tid krænkelser, låsen til Q forsinkelse på flop1 + min prop forsinkelse af combo logik - tidsforskydelser til flop2 bør være større end lastrummet tid af flop2.

 

[ship_baba]

altera

 

[gck]

Besøg dette indlæg Jeg har vedhæftet et godt ppt. Det vil klampen alle dine tvivl om setup og hold tid http://www.edaboard.com/viewtopic.php?t=249860&highlight =

 

[glclub]

Er der nogen kan forklare mig, hvorfor kredsløb celle behøver setup og holde gang?

 

[parikhjigish]

Bedste måde til grundigt at forstå Setup tid og holde gang er at læse en god lærebog. Jeg vil anbefale kapitel 7 i CMOS VLSI Design af Weste og Harris tilgængelige online på Google Bøger.

 

[aruna siddappa]

oprettet er den tid før hvilke data skal holdes stabil før den stigende kant af uret Hold er den tid, som oplysningerne skal holdes stabil efter den stigende kant af uret, så det er korrekt anerkendt af flop.: roll: