Hvad skal omfanget af min SDF fil?

[bossbebes]

Jeg har alle, jeg prøver at uddybe min gate niveau netlist og jeg kan ikke finde, hvad der bør omfanget af min SDF fil. Min netlist er fra quartus og jeg uddybe med kadence miljø (ncelab). Jeg har en test bænk, lavet i hånden: nce_tpc_tb.vhdl I denne test bænken har jeg: enhed nce_tpc_tb er slutningen nce_tpc_tb, arkitektur firsttime af nce_tpc_tb er - dette er min DUT, gate niveau netlist komponent nce_tpc port (..... ...) ende komponent - instanciation inst_nce_tpc_tb: nce_tpc port kort (......) I min sdf fil, hvad der vil være min rækkevidde (for VHDL fil og / eller Verilog) Fordi jeg altid fik den samme fejl: ncelab / SDFSNF = Den SCOPE felt fra SDF fillisten ikke matche op med design i tilfælde hierarki. Takket være en masse. En forvirret nybegynder

 

[ljxpjpjljx]

kan du sikre dig dit netlist er matchet med din SDF-fil? Spørg din backend hold fyre for at få svar!

 

[bossbebes]

Hej, Thxs for dit svar Hvad mener du med: "netlist er matchet med din sdf fil". Først og fremmest vil jeg generere en netlist (. Vqm) med symplify_pro, så jeg genete den endelige netlist + forsinkelse (SDO, vho) takket være quartus software. Jeg Guss at min netlist skal matches med min sdf fil, men hvordan kan jeg være sikker? Thx + +