Hvilken type af LDO struktur for digitale kredsløb i en SoC?

[drabos]

Så Hvilket LDO struktur er den bedste til digitale kredsløb? (Digital kredsløb plejer at gøre store spidsværdier) Har du nogensinde set en løsning at undgå eksterne kondensator (CMOS eneste løsning)? Jeg ønsker ikke en ekstern kondensator ved siden af SoC.

 

[OpAmp]

Hej, har du to generelle valg for at designe en LDO regulator, se vedhæftede fil. Struktur (a) behøver ikke en afgift pumpe, men ved høje frekvenser outputtet node er høj-impedans (fordi loop-gevinst er meget lav ved høj frekvens), så det ikke kan fugtig støj på grund af digitale kredsløb om strømforsyning (Du kan bruge en stor ekstern loft til at reducere produktionen impedans ved høje frekvenser, som du ikke kan lide). Også strukturen kan have stabilitet problem. Struktur (b) er en lille smule mere kompliceret at designe, men har langt bedre egenskaber. Bedre stabilitet og lav udgangsimpedans selv ved høje frekvenser, bredere få båndbredde produkt. Da denne struktur har en lav udgangsfrekvens selv ved høje frekvenser, kan det bedre fugtig støj på grund af digitale kredsløb. Så jeg foreslår struktur (b). Opamp

 

[drabos]

Hej, I den første løsning: er det en positiv feedback? I den anden løsning (med den afgift, pumpe): Er der nogen artikel om denne struktur? Jeg kan ikke finde i IEEE denne afgift pumpe soluton. Har du nogensinde været designe en DFC type LDO? (Fugt faktor kontrol frekvens kompensation) Tak.

 

[gevy]

I den første løsning: det er en negative feedback, fordi produktionen fælles kilde PMOS kaskaden er at vende. Anden løsning bruges til meget lav spænding regulator som PMOS gate spænding er ikke nok i denne sag.

 

[drabos]

Hej, I den anden løsning: Hvad er funktionen af den afgift pumpe? Det er en spænding Fordobler (øge udbuddet spænding)?

 

[OpAmp]

Hej, I den anden løsning, fordi den Vgs spændingsfald af transistor Mpass, kan vi ikke opnå en lav dropper ud spændingsregulering (fordi VDD skal være mindst Vgs volt under forsyningsspændingen af fejlen forstærker). Som et resultat af en simpel afgift pumpe er nødvendig for at generere en forsyningsspænding (højere end VDDH) for fejl forstærker. For afgift pumpe, kan du bruge en simpel Dickson Charge pumpe eller en spænding Fordobler. Opamp

 

[montage3000]

brug afgift pumpe til styrekilde follower er god

 

[drabos]

Hej, Så afgiften pumpen behov, fordi vi bruger en n-kanal MOS pass enhed. Hvad er grunden til, at vi bruger n-kanal MOS transistor som pass enhed? Hvorfor har vi ikke brug for en ekstern kondensator? (Måske passet enheden porten kilde kapacitans vil sikre den nødvendige pol?) [Size = 2] [color = # 999999] Lagt efter 4 timer 52 minutter: [/color] [/size] Hej, Er der nogen har artiklen om afgift pumpe og NMOS pass element:? O. Chevalerias, F. Rodes, K. Salmi, C. Scarabello: "4-V 5-mA lav drop-out-regulator med serien pass N-kanal MOSFET", Electron. Lett., Bd. 35, s. 1214-1215, juli 1999 Tak,

 

[OpAmp]

Vi bruger en n-kanal transistor som en pass enhed, fordi vi ønsker at bruge kilden follower struktur. Hvis vi bruger PMOS transistor som en pass-enheder, så vi bruger fælles kilde struktur, har en høj udgangsimpedans uden feedback. Så ved høje frekvenser output impedans regulatoren er høj (fordi feedback er svag), så vi er nødt til at bruge en ekstern Cap at reducere udgangsimpedans ved høje frekvenser. Her er din anmodes artiklen: http://www.edaboard.com/viewtopic.php?p=589714 # 589714

 

[andy2000a]

hvordan man kan simulering fase margin omkring LDO? nogen fortælle mig, OPA kun fungere som "DC" buffer er ligeglad Fase margin, I gerneral, sim jeg fase margin refere til CMOS kredsløb design layout & sim / bager bruge store R + C i feedback. og beregne fase margin.