Hvilken type kondensator skal jeg bruge til at generere POR forsinkelse

[Analog_starter]

Hej alle, behøver Hvilken type kondensator, du bruger til genererer POR deassertion forsinkelse, MOS eller MIM? Hvis brug NMOS cap (bare 10umX10um M = 50 NMOS enhed), fandt jeg det ikke kan pålægges VDD og lige omkring 500mV ved simulering. Så kan ikke nå det femte af komparator og funktion fejl. Hvorfor NMOS cap har den pågældende egenskab, og hvordan man løser dette problem? Tak og hilsen Analog_starter

 

[Tohu]

Jeg vil foreslå at bruge integreret circuirt til dette formål, eller din POR kredsløb, men direkte brug af kondensatorer er en ikke særlig god ide, mange gang jeg havde problemer præcist med POR eller Nulstil schem med kondensator alene. Maxim - Dalas have en god chip, TI også.

 

[Analog_starter]

Hej Tohu, Tak for dit svar. Faktisk er jeg designe POR integrerede circuirt. Og kondensator bruges til on-chip. Analog_starter

 

[Btrend]

generere POR deassertion forsinkelse

Normalt, vil jeg bruge lille forsinkelse (f.eks 0.5us ~ 1us) celle, og derefter kaskade mange enhed celler til at danne en stor forsinkelse.

 

[Analog_starter]

Hej Btrend, Tak for dit svar. Kan du vise mig detaljer strukturen af den lille forsinkelse celle? Og hvordan man kaskade dem til en stor forsinkelse? Hvorfor ikke bruge NMOS eller MIM kondensator? Eventuelle mangler? Thanks & Regards Analog_starter

 

[Btrend]

1. forsinkelsen celle er simpelthen består af 2 invertere og en MOS cap mellem dem, en af de to inverter er svag type, og den anden er medium type. u var nødt til at simulere det mod VCC, tempearture, hjørne for at finde en optimal W / L vs forsinkelsestiden. 2. i at tale om ovenstående, antager jeg, at u havde allerede en POR signal, og alle u ønsker at gøre, er at forsinke det indtil VCC er klar. men fra ur beskrivelse, synes det, at u vil sammenligne POR med nogle reference? 3. hvis det er muligt, poste ur skematisk eller idé.

 

[Analog_starter]

Hej Btrend, Sure! Faktisk min struktur fulgt ambreesh er post. Jeg har ingen POR signal og bare bruge den afgift kondensator forsinkelse komparator at generere den. 21 Feb 2005 10:37 Re: Power on reset --------------------------------------- ----------------------------------------- jeg skal fortælle, hvad jeg har brugt. 1. En modstand devider. En af de modstande skal være indstillelige. 2. En BGR 3. En komparator med interne hystersis. Med én indgang frpm BGR og andre fra modstand devider. 4. Antag BGR er negativ input og modstand devider er positivt input. Når udbuddet rammer sit positive tærskel, komparator output går højt. 5. denne udgang går til en switch, der forbinder en aktuel kilde til en kondensator. 6. Kondensator er kortsluttet til stel ved en switch, der er kontrolleret af den første komparator output. 7. Opladning af kondensator bestemmer forsinkelsestiden. 8. Feed outputtet af kondensator og BGR til anaother komparator. Når hætten afgifter ud over BGR spænding POR er deasserted.