Hvor G-NMOS ESD design metode

[bicave]

Design ESD bruge G-NMOS metoden så enkel. Bare tilslut Gate af "store" NMOS til GND og afløb er tilsluttet PIN-kode. Men problem er størrelsen af ​​NMOS? hvordan man fastlægger og simulering af styrke den i denne ESD struktur. Sætter pris på materiale eller råd, tak.

 

[erikl]

Hvis NMOS modellen er god nok til en ESD forbigående analyse, bare prøve og køre en HBM eller MM ESD begivenhed på en G-NMOS eksempel. Du vil se, om det er godt nok!

 

[elwin1881]

kan du bruge MEDICI til simulering, som sædvanlig, følger vi Fab størrelse (W, L, finger)

 

[mikersia]

Hver teknologi generation har typiske parameter Vesd / um eller Iesd / um (HBM) til standard ESD klemmer. Prøv at finde en passende oplysninger i materialer af ESD / EOS simposium for din teknologi node. Typisk er det antaget, at ggNMOS har Vesd / um <10V/um (3 ... 5), og denne værdi afhænger i høj grad layout kvalitet. Efter at en Fab ESD retningslinjer giver typisk> = 2kV HBM i standard tilfælde. En nonstandard tilfælde (multi forsyningsspænding, Multy domæner, HV tilfælde) skabe flere problemer, at løse, som det er bedre at have en dygtig designer. Simulation er også teoretically muligt, men næppe implementeres med rimelig nøjagtighed.