Hvordan at begrænse scanningen relaterede signaler

C

Chico

Guest
Hvordan man kan begrænse søgningen relaterede signaler såsom "scan_test_mode, scan_enable" når syntese, "set_false_path" eller "set_dont_touch_network" eller begge dele eller andre?Thanks a lot!

 
Hej,

Jeg tror, du kan sætte på dem ideal_network, men det er kun et forslag.

Held og lykke!

 
men jeg tror, det er altid bedre at opdele synthesys og tørfilm.

første, do logik synthesys af dit design med DC.Derefter skal du gøre DFT på den syntetiserede Netlist brug af redskaber som mentor DFT værktøjer.Jeg tror, det er mere standard måde at gøre tingene på.

 
Kunne "scan_enable, scan_test_enable" skal gennemføres i løbet RTL niveau?

 
Nej,
SCAN_in kan gennemføres i logik syntese fase.
Det kan optimeres i layoutet fase.

 
Hej Chico,

set_ideal_network, og set_dont_touch_network på scanningen relaterede signaler, når du

syntetisering af Des1gn C0mpiler.

 

Welcome to EDABoard.com

Sponsor

Back
Top