Hvordan at fremskynde en simulering af PLL

[yankuangtu]

Det er lås er ca 100us
Jeg bruger nanosim at simulere det, og jeg sat rigtigt op for handel-PFF mellem nøjagtighed og hastighed - Det tror jeg
men simuleringen er for langsom, som præ-layout simulation, det tager 4 dage til at afslutte simuleringen om 100us
Kan nogen fyre dele nogle erfaringer om fremskynde simulering af PLL?
tak: cry:

 

[eng_Semi]

Behavioral modeller er den bedste løsning

 

[playdc2002]

Prøv Hsim.for PLL simulation, normalt er det 2-4 gange hurtigere end hspice

 

[yankuangtu]

vi nu bruge nanosim, fordi vi ikke har licens til hsim.
Jeg er nødt til at gøre det post-layout sim, er vi evaluere jitter denne PLL i ud ansøgning

 

[rfsystem]

Vi får omtrent samme simulering gange med HSIM.Vi bruger derfor HSIM kun for funktionelle verfification.Hvis pakken er inkluderet spøgelset bliver hurtigere, men stadig i ugen rækkevidde.Nogle vanskeligt at forstå koblingen spørgsmål er først opdaget efter en komplet krydderi simulering.På grund af dette Jeg tror, der er meget hjælp til at bruge AHDL at øge forståelsen, verifikation og genbrug, men undertiden kan dit modellering mangler virkninger, som er afgørende for dit system, og er kun synlige i fuld krydderi.

Parallel krydderi er stadig i forskning og CPU stopper hastighed opsving nu.Så ingen klare synet af værktøjer.Det gode ved det er, at det understreger den mere erfarne desginers.Ikke alt kan simuleres og maske er omkostningerne er n * 100k $.

 

[sunking]

sæt oprindelige tilstand: såsom initail spænding på hætten den oprindelige aktuelle i IC

 

[yankuangtu]

kan nogle fyre aksjer mig den info, at:
hvor lang tid tager dig til at simulere PLL, herunder:
1.which slags simulator, bruger du
2.what er type PLL behøver du simulere
3.how behøver du oprette simulator

tak u meget: D