Hvordan at simulere loopwidth af PLL?

Hej,

som en enkel metode (og en barsk, men god) anslår du kan simulere overførsel funktion af den lineære PLL modell (som gælder kun for fase input / output i låst tilstand og små fase afvigelser).
Så den (en-sidet) Båndbredde er mere eller mindre svarer til den pol Resp.egenfrekvens af løkken, som primært er bestemt af loop filter og DC loop gevinst.(Formler findes også i relevante lærebøger).

 
icsoul skrev:

I opførsel niveau eller transistor niveau.Tak! ~
 
Hi icsoul,

Et alternativ til at finde en værdi for loop BW ved simulering på transistor plan er at bruge frekvensskiftmodulation.
De fleste simulatorer give et signal kilde med FM.
Du bør øge hyppigheden afvigelsen skyldes FM-processen langsomt skridt for skridt og se VCO styresignal (som skal indeholde de demodulerede signal).
Når Frekvenssving når løkken båndbredde de demodulerede signalet begynder at ændre sin amplitude.
LvW

 
Fordi løkken båndbredde er en AC definition og de grundlæggende PLL drift tid-diskrete, værdi løbende med særlige træk, at de PFD konvertere fase forskel i værdier.

Så du er nødt til at adskille analysere loop:

1.Bestem KVCO, simulere VCO på to forskellige VCO spændinger
2.Bestem KCHP, er simpelthen puls nuværende niveau

3.Simulere overførsel funktion

ChargePumpCurrent -> VCOVoltage

Plot overførsel funktion af 3.og tilføje (KVCO / s) * KCHP / (2 * pi * DIV) som en skala faktor.

Når løkken få ramte 0dB er BW.

 
rfsystem skrev:

Fordi løkken båndbredde er en AC definition og de grundlæggende PLL drift tid-diskrete, værdi løbende med særlige træk, at de PFD konvertere fase forskel i værdier.Så du er nødt til at adskille analysere loop:1.
Bestem KVCO, simulere VCO på to forskellige VCO spændinger

2.
Bestem KCHP, er simpelthen puls nuværende niveau3.
Simulere overførsel funktionChargePumpCurrent -> VCOVoltagePlot overførsel funktion af 3.
og tilføje (KVCO / s) * KCHP / (2 * pi * DIV) som en skala faktor.Når løkken få ramte 0dB er BW.
 
Citat: Men jeg tror, din metode vil ikke arbejde.
Fik du den sløjfe båndbredde med din metode nogensinde?Selvfølgelig fik jeg BW ved hjælp af denne metode, ellers jeg would'nt foreslå.Citat: Ifølge min forståelse, AC-analyse er ansigt til særlig drift punkt.
Men jeg kan ikke give et korrekt operation punkt for at sikre PLL er fastlåst, når AC analyse er udført.Jeg har ikke nævne en AC-analyse, men derimod er det en ren simulation vs tid.
......

Kommentar til rfsystem: ..... og de grundlæggende PLL drift tid diskret. ......Jeg forstår ikke, hvorfor de grundlæggende PLL operationen bør være tid diskret.Har vi taler om digital PLL's???

 
LvW skrev:Citat: Men jeg tror, din metode vil ikke arbejde.Fik du den sløjfe båndbredde med din metode nogensinde?Selvfølgelig fik jeg BW ved hjælp af denne metode, ellers jeg would'nt foreslå.Citat: Ifølge min forståelse, AC-analyse er ansigt til særlig drift punkt.Men jeg kan ikke give et korrekt operation punkt for at sikre PLL er fastlåst, når AC analyse er udført.Jeg har ikke nævne en AC-analyse, men derimod er det en ren simulation vs tid.
 
Som jeg har nævnt det i mit svar 9 maj:
..

Øge Frekvenssving trin for trin ....
..
Selvfølgelig skal du starte med rimelige værdier.

Af den måde: hvilken form for PD bruger du?

 
LvW skrev:

Som jeg har nævnt det i mit svar 9 maj:..
Øge Frekvenssving trin for trin ....
..

Selvfølgelig skal du starte med rimelige værdier.Af den måde: hvilken form for PD bruger du?
 
Hej ICSOUL,
.

selvfølgelig kan du prøve at finde loop BW også ved hjælp af en AC-analyse.

Men i dette tilfælde alle blokke af dine PLL skal lineariseret før.condition and for input/output signals which are phases.End, dette gælder kun for den låst
tilstand og for input / output-signaler, der er faser.Normalt er dette ikke et problem - så vidt jeg ved - for alle enheder, bortset fra PD.

Hvis du har en simpel multiplikator PD den erstattes i den lineære model af en simpel adder.Men jeg ved ikke, hvad de lineariseret model for beregning pumpe.

Har du en lineær afgift pumpemodel vedrørende fase indgange?

LvW

 
du kan køre simulering af lås eller fastsætte tidspunktet for PLL, og beregne loop filter båndbredde fra lås tid.

 
LvW skrev:

Hej ICSOUL,.
selvfølgelig kan du prøve at finde loop BW også ved hjælp af en AC-analyse.Men i dette tilfælde alle blokke af dine PLL skal lineariseret før.

condition and for input/output signals which are phases.

End, dette gælder kun for den låst
tilstand og for input / output-signaler, der er faser.Normalt er dette ikke et problem - så vidt jeg ved - for alle enheder, bortset fra PD.Hvis du har en simpel multiplikator PD den erstattes i den lineære model af en simpel adder.
Men jeg ved ikke, hvad de lineariseret model for beregning pumpe.Har du en lineær afgift pumpemodel vedrørende fase indgange?LvW
 
Citat: Jeg AC analyse for PLL, men en fejl resultat er kommet.
Jeg tror, at grunden er, at PLL system skal være i lås tilstand, når AC analyse er udført.
Men jeg ved ikke, hvordan man får denne tilstand (transistor-niveau).
Siden PD (i dit tilfælde: CP) er en ikke-lineær enhed en AC-analyse kan ikke føre til rimelige resultater.
Den bedste måde er at skabe en model af PLL med lineære blokke.

I vedlagte skema en lineær model er vist for en multiplier type fase detektor.
Beklager, men du skal logge ind for at se denne vedhæftede fil

 
LvW:

Du er meget hjælpsomme, tak!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Jeg vil altid simulatie de PLL i transistoren niveau.

Tror du, det er praktisk for beregning pumpe PLL?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top