Hvordan beslutte område for en leteral BJT for bandgap reference

[rajblr]

hej alle,
Jeg designe en BGR af en sub-1-v rækkevidde og jeg slog ved at vælge det område for BJT.Jeg bruger parasitære BJT og jeg er sikker på, hvordan man definere området for BJT's.Kan nogen give mig nogle oplysninger eller nogle materila på dette.Også kan nogen give mig hvordan man kan simulere BGR helt.

TIA
raags

 

[srieda]

Forudsat, at du bruger TSMC, brug pnp10 som beta er høj for denne ...

 

[rajblr]

hi sreida,
Mit spørgsmål er, hvordan størrelsen af BJT for bandgap reference design.Hvis u har noget materiale, det vil være til stor nytte for mig.

TIA
raags

 

[DenisMark]

Her er en masse papirer.
http://www.edaboard.com/viewtopic.php?p=539293 # 539.293
Se fil 200410CICC_Vrefdesign.pdf.Normalt forholdet er 1:8, men især for lavspændings design ofte 1:24, 1:48 og 1:80 nogensinde er brugt (array 3 * 3,5 * 5 ,...).Stor ratio giver u mulighed for at gøre PTAT mindre følsomme over for modstand uoverensstemmelser og at kompensere for fejl forstærker (EA).
Må DC feje over temperatur & levering ranges, AC analisys (stabilitet i EA), TRAN, i additition (check stabilitet), PSSR (XF analisys i spøgelse), Montecarlo og støj er i awards.Tage hensyn til den belastning, kapacitans så meget som forventet.

 

[scottieman]

Først, undskyld jeg ikke hjælpe på dette emne.Jeg har et spørgsmål om bandgap fabrikeret på CMOS-teknologi.Hvorfor vi arbejder altid med en BJT, men ikke blot en P til n-godt diode, der kan rekvireres fra PMOS enhed?Enhver årsag?Lad mig vide, hvis du fyre kender det

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Tak