hvordan debug, hvad der foregår inde i FPGA i realtid

S

s3034585

Guest
Hi guys
kan nogen fortælle mig hvordan man debug, hvad der foregår inde i en FPGA i realt tid.
i mit projekt, jeg bruger et PCI-kerne og en vis logik i en FPGA.software interagerer med FPGA gennem pci port.så er det muligt at debug inde FPGA, når det er interaktion med softwaren via pci port.jeg dont nyde en logik analysator, så er der en anden metode til at gøre det.Jeg ønsker også at kigge på blok ram, som jeg bruger ..det er virkelig haster pls hjælp ..

tak TAMA

 
Hvis du bruger en Xilinx FPGA ....så kan du bruge ChipScope Logic Analyser for fejlretning ...
http://www.xilinx.com/ise/optional_prod/cspro.htm

 
Hi Jayant
Tak for din info.Jeg gik thruw denne hjemmeside.Jeg kunne ikke forstå wht betyder det, ved at man er nødt til at udløse.Hvordan kan jeg bare følge den interne busser, mens FPGA er vekselvirker med software via PCI.

tak på forhånd
TAMA

 
Vælg den centrale type, du ønsker at generere hjælp ChipScope kerne generator ... Jeg har valgt ILA ...så er denne kerne sammen med dit design går ind i FPGA hjælp ChipScope kerne Inserter ...Så kan du se bølgeformer på ChipScope logik analysator ....
Vælg et indgangssignal som udløser sådan, at ..du får at se andre signaler, der udløses lige efter et arrangement på dette signal ...Du vil måske vælge alle de signaler, du ønsker at se ...

Dette Xilinx håndbog vil hjælpe dig, hvordan du gør det ...

http://www.xilinx.com/ise/verification/chipscope_pro_siotk_8_1i_ug213.pdfAndre hjælper:

http://www.stanford.edu/class/ee108a/handouts/chipscope_tutorial.pdf # search =% 22chipscope% 22

http://inst.eecs.berkeley.edu/ ~ cs150/Documents/UsingChipScope.PDF # search =% 22chipscope% 20CORE% 22

 
jayanth03 skrev:

Vælg den centrale type, du ønsker at generere hjælp ChipScope kerne generator ... Jeg har valgt ILA ...
så er denne kerne sammen med dit design går ind i FPGA hjælp ChipScope kerne Inserter ...
Så kan du se bølgeformer på ChipScope logik analysator ....

Vælg et indgangssignal som udløser sådan, at ..
du får at se andre signaler, der udløses lige efter et arrangement på dette signal ...
Du vil måske vælge alle de signaler, du ønsker at se ...Dette Xilinx håndbog vil hjælpe dig, hvordan du gør det ... h ** p: / / www.xilinx.com/ise/ver... # search =% 22chipscope% 20CORE% 22 [/ url]
 
for fejlretning inde i RTL vi bruger Synplicity's RTL Debugger.thru denne u kan gå til det n'te grad af din RTL kilde codee.gå til deres hjemmeside og jeg tror, du kan få evaluering version

 
Du skal have JTAG forbundet til bord til debug ... cuz den chipscope cummunicates gennem dette kabel ...Jeg er ikke bekendt med nogen andre alternativer ...

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Græder eller meget trist" border="0" />Er du bord også har en JTAG interface???Jeg går ud fra, at din Smart Media-kort har plads nok til accomdate selv chipscope kerne ...Hvis det er tilfældet Xilinx XST vil indsætte kernen i ur-design og generere en. Bit filsystem for u, som du kan indlæse i ur Smart Media-kort ... og start debugging ... Hope this helps

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />
 
Når du indsætter en ICON instans og en eller flere ILA forekomster i dig logik, det ændrer sig til en del af dit design.Når du har P & R dit design og generere den smule filen, kan du hente den smule fil til FPGA med eventuelle metode.Efter dette, vil din FPGA arbejde som normalt.Selvfølgelig er ikonet og ILA eksempel Woking også.Nu kan du køre Chipscope analysator, kan det kommunikere med ikonet eksempel i FPGA med JTAG kabel.Når du kører på "Kør" kommandoen i Chipscope analysator, det wil sende de pågældende data til de ICON instans i FPGA, Når symbolet få instruktion, vil det styre ILA som instruktion.Efter ILS har fået de nødvendige oplysninger, vil det sende dem tilbage til Chipscope analysator i computeren via en JTAG kabel.Dette er, hvordan Chipscope arbejde.

 
Hej Alle
Tak for dit svar ...

Jayant dette bord har en JTAG port også.

agump Dette betyder, at jeg software kan interagere den normalt med FPGA bruger PCI-port, og på samme tid kan jeg fejlfinding ved hjælp af ILA gennem jtap havn.Har jeg ret .....

så jeg kan placere ILA på ethvert niveau af hirearchy som jeg har brug for at overvåge værdier.Hvad er en triger begreb i det da ....Jeg er ikke i stand til at forstå dette ..

takker alle jer ...

 
Yeah u kan placere ILA i hierarkiet, du vil ... og det udløser bruges til at fange de hændelser, der sker, når der er en begivenhed på aftrækkeren input, som du har valgt ...Der er nogle signaler, som du ikke kan se med det ChipScope analysatoren ... men disse er vist som fejl påkompileringstidspunktet .. så u ikke behøver at bekymre dig ...

Vælg sådan et input, som udløser sådan, at efter et arrangement om dette signal .... du vil begivenheden på de nødvendige signaler til at blive fanget ...Hope this helps ...

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />Alt du skal gøre er at lege lidt med ChipScope analysator .....

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />
 
Ja, du fik det.
Den triger er blot nogle begivenheder.der afgør, hvornår ILA vil begynde at fange de signaler.Du definerer nogle udtryk eller sekvens af dem.Så når ILA opdage dem Trun, vil det begynde at fange signalet, indtil de fylder RAM.

 
hum hvis du kender de signaler, bør du få, har en rækkevidde, og har til rådighed havne i din FPGA, kan du rute, der signaler til de frie havne og manuelt meassure.

 
Hi Guys
Tak for dine kommentarer og tips ..Jeg forsøgte at køre chipscope som jer havde nævnt, og det virker.Thanks a lot.
Jeg har en dought.Chipscope bruger ubrugte blok ram fra FPGA.Nu når jeg indlæse mit design efter magt på reset.Jeg får en ordentlig resultat, som jeg forventer, som pr simuleringerne.Men efter at hvis jeg forsøger at vise den igen, ser jeg forskellige resultater, alle sammen.Er det fordi jeg nødt til at nulstille FPGA igen, så den blok ram bliver nulstillet.Hvad kan være mulig årsag til denne form for adfærd.

Venter på dit svar.
Tak på forhånd
TAMA

 
over fyrene har diskuteret i Texas.

Kan nogen give nogle forslag til signal trykke analysator af Altera.

Nogen arbejder på dette kan give deres erfaringer.

 
U kan bruge Logic analysatoren.Men for at dette u savn debug havne og signaler, der skal tilknyttes på disse porte, der skal ses.Den eksterne logik analysator er meget bedre og fleksible end chipscope.

Fordi chipscope kan gemme de data, afhængigt af Brams rådighed.
Også u savn JTAG kommunikationLagt efter 2 minutter:Signal TAP Analysatoren simlar til chipscope.Den ByteBlaster kabel er nødvendig.og u være nødt til instantaite den blobk fra altera.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top