Hvordan får vi plejer at slippe af med clock skew?

[DZC]

Jeg har hørt PLL, DLL og SMD er ofte brugt i en sådan situation, men jeg er ikke sikker på, er det muligt for en fase Detector nå nul faseforskellen når løkken er låst.Hvis det er muligt, hvad teknik skal anvendes?

Tak for dit svar!

 

[renwl]

clock skew er ikke samme som nul fase forskel.

 

[Fahmy]

For at slippe af med clock skew, jeg tror den bedste løsning er at bruge DLL-filer.Det ved jeg ikke kender en bedre metode.Men for at minimere den skævhed i DLL sørg for at fjerne deadzone.Også, minimere afgift pumpen mismatch.

 

[Teddy]

dit spørgsmål er ikke klar.Hvis du har f.eks 2 udgange på forskellige sider af IC og have dem til at skifte med 0 skew ingen PLL vil hjælpe dig.Du er nødt til at gøre et ordentligt layout at have uret stien så symmetrisk som muligt.
Hvis du ønsker ur i fase med input ur - PLL vil arbejde